参数资料
| 型号： | IPS-VIDEO |
| 厂商： | Altera |
| 文件页数： | 119/290页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO/IMAGE PROCESSING SUITE |
| 标准包装： | 1 |
| 系列： | * |
| 功能： | 视频和图像处理用 IP 功能套件 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页当前第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页
12–16
Chapter 12: Clocked Video Output MegaCore Function
Signals
Signals
function.
Table 12–7. Clocked Video Output Signals (Part 1 of 2)
Signal
rst
vid_clk
av_address
av_read
av_readdata
av_waitrequest
av_write
av_writedata
is_clk
is_data
is_eop
is_ready
is_sop
is_valid
sof
sof_locked
status_update_int
underflow
Video and Image Processing Suite
User Guide
Direction
In
In
In
In
Out
Out
In
In
In
In
In
Out
In
In
In
Out
Out
Out
Description
The MegaCore function asynchronously resets when you assert rst . You must
deassert rst synchronously to the rising edge of the is_clk signal. When the
video in and video out do not use the same clock, this signal is resynchronized to
the output clock to be used in the output clock domain.
Clocked video clock. All the video output signals are synchronous to this clock.
control slave port Avalon-MM address bus. Specifies a word offset into the slave
address space. (1)
control slave port Avalon-MM read signal. When you assert this signal, the
control port drives new data onto the read data bus. (1)
control slave port Avalon-MM readdata bus. These output lines are used for
read transfers. (1)
control slave port Avalon-MM waitrequest bus. When this signal is asserted,
the control port cannot accept new transactions. (1)
control slave port Avalon-MM write signal. When you assert this signal, the
control port accepts new data from the write data bus. (1)
control slave port Avalon-MM writedata bus. These input lines are used for
write transfers. (1)
Clock signal for Avalon-ST ports dout and control . The MegaCore function
operates on the rising edge of the is_clk signal.
dout port Avalon-ST data bus. This bus enables the transfer of pixel data into the
MegaCore function.
dout port Avalon-ST endofpacket signal. Assert this signal when the downstream
device is ending a frame.
dout port Avalon-ST ready signal. This signal is asserted when the MegaCore
function is able to receive data.
dout port Avalon-ST startofpacket signal. Assert this signal when the
downstream device is starting a new frame.
dout port Avalon-ST valid signal. Assert this signal when the downstream device
outputs data.
Start of frame signal. A rising edge (0 to 1) indicates the start of the video frame as
configured by the SOF registers. Connecting this signal to a Clocked Video Input
MegaCore function allows the output video to be synchronized to this signal.
Start of frame locked signal. When high the sof signal is valid and can be used.
control slave port Avalon-MM interrupt signal. When asserted the status registers
of the MegaCore function have been updated and the master must read them to
determine what has occurred. (1)
Clocked video underflow signal. A signal corresponding to the underflow sticky bit
of the Status register synchronized to vid_clk . This signal is for information only
and no action is required if it is asserted. (1)
February 2014 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IRAC1150-300W | DEMO BOARD FOR IR1150S |
| IRAC1150-D2 | BOARD CONTROL FOR IR1150S |
| IRAC5001-HS100A | KIT EVAL ORING DEMO BOARD/IR5001 |
| IRADK10 | KIT DESIGN 3-PH 115-230ACV MOTOR |
| IRADK31 | DESIGN KIT 1/4 HP DC FOR IR31XX |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPS-WMD | 功能描述:IP WIRELESS MOD/DEMOD SUITE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| IPS-XLC | 制造商:ZORAN 制造商全称:ZORAN 功能描述:PCL XL Interpreter |
| IPS-XPS | 制造商:ZORAN 制造商全称:ZORAN 功能描述:XPS Document Interpreter |
| IPSY1A11 | 制造商:ABB Low Voltage Products and Systems 功能描述:FT SW YEL CVR FREE MOVEMENT |
| IPS-ZX | 制造商:ZORAN 制造商全称:ZORAN 功能描述:Complete Raster Solution |
发布紧急采购，3分钟左右您将得到回复。