IPS-VIDEO (Altera) PDF资料下载 Datasheet(21/290 页)

您好，
买卖IC网欢迎您。
请登录
免费注册

您现在的位置：买卖IC网 > PDF目录1221 > IPS-VIDEO (Altera)IP VIDEO/IMAGE PROCESSING SUITE PDF资料下载

参数资料

型号：	IPS-VIDEO
厂商：	Altera
文件页数：	21/290页
文件大小：	0K
描述：	IP VIDEO/IMAGE PROCESSING SUITE
标准包装：	1
系列：	*
功能：	视频和图像处理用 IP 功能套件
许可证：	初始许可证

第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页当前第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页

Chapter 1: About This MegaCore Function Suite

Performance and Resource Utilization

Table 1–14. Control Synchronizer Performance (Part 2 of 2)

1–11

Device Family

Combinational

LUTs/ALUTs

Logic

Registers

Bits

Memory

M9K

M20K

DSP Blocks

(9×9) (18×18)

f MAX

(MHz)

Synchronizing the configuration of other MegaCore functions with 3 channels in parallel, and the maximum number of

control data entries that can be written to other cores is 3.

Cyclone IV GX (1)

Stratix V (2)

624

418

839

604

—

—

0

—

—

0

—

—

—

—

212.27

378.79

Synchronizing the configuration of other MegaCore functions with 3 channels in parallel, and the maximum number of

control data entries that can be written to other cores is 10.

Cyclone IV GX (1)

1,256

1,582

—

0

—

—

—

211.77

Stratix

697

1,052

—

—

0

—

—

364.03

Synchronizing the configuration of other MegaCore functions with 3 channels in sequence, and the maximum number of

control data entries that can be written to other cores is 3.

Cyclone IV GX (1)

Stratix V (2)

594

398

750

398

—

—

0

—

—

0

—

—

—

—

212.18

377.93

Notes to Table 1–23 :

(1) EP4CGX15BF14C6 devices.

(2) 5SGXEA7H3F35C3 devices.

Deinterlacer

Table 1–15 lists the performance figures for the Deinterlacer.

Table 1–15. Deinterlacer Performance

Device Family

Combinational

LUTs/ALUTs

Logic

Registers

Bits

Memory

M9K

M20K

DSP Blocks

(9×9) (18×18)

f MAX

(MHz)

Deinterlacing 64×64 pixel 8-bit R’G’B’ frames using the bob algorithm with scanline duplication.

Cyclone IV GX (1)

Stratix V (2)

525

389

582

332

17,280

17,280

4

—

—

2

—

—

—

—

204.83

294.55

Deinterlacing with scanline interpolation using the bob algorithm working on 352×288 pixel 12-bit Y’CbCr 4:2:2 frames.

Cyclone IV GX (1)

632

704

14,400

3

—

—

—

202.18

Stratix

454

398

14,400

—

1

—

—

303.58

Deinterlacing PAL (720×576) with 8-bit Y'CbCr 4:4:4 color using the motion-adaptive algorithm.

Cyclone IV GX (1)

6,992

9,697

157,372

37

—

4

—

135.15

Stratix

5,188

7,879

157,372

—

24

—

2

219.68

Deinterlacing HDTV 1080i resolution with 12-bit Y’CbCr 4:4:4 color using the weave algorithm.

Cyclone IV GX (1)

Stratix V (2)

2,790

2,144

3,313

2,299

2,566

2,566

14

—

—

14

—

—

—

—

176.03

283.61

Notes to Table 1–15 :

(1) EP4CGX15BF14C6 devices.

(2) 5SGXEA7H3F35C3 devices.

February 2014

Altera Corporation

Video and Image Processing Suite

User Guide

相关PDF资料	PDF描述
IRAC1150-300W	DEMO BOARD FOR IR1150S
IRAC1150-D2	BOARD CONTROL FOR IR1150S
IRAC5001-HS100A	KIT EVAL ORING DEMO BOARD/IR5001
IRADK10	KIT DESIGN 3-PH 115-230ACV MOTOR
IRADK31	DESIGN KIT 1/4 HP DC FOR IR31XX

相关代理商/技术参数	参数描述
IPS-WMD	功能描述:IP WIRELESS MOD/DEMOD SUITE RoHS:否类别:编程器，开发系统 >> 软件系列:* 标准包装:1 系列:ISE® 设计套件类型:订阅适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384
IPS-XLC	制造商:ZORAN 制造商全称:ZORAN 功能描述:PCL XL Interpreter
IPS-XPS	制造商:ZORAN 制造商全称:ZORAN 功能描述:XPS Document Interpreter
IPSY1A11	制造商:ABB Low Voltage Products and Systems 功能描述:FT SW YEL CVR FREE MOVEMENT
IPS-ZX	制造商:ZORAN 制造商全称:ZORAN 功能描述:Complete Raster Solution

发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

*型号	*数量	厂商	批号	封装

添加更多采购

我的联系方式

*

*

*