参数资料
| 型号： | IPS-VIDEO |
| 厂商： | Altera |
| 文件页数： | 46/290页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO/IMAGE PROCESSING SUITE |
| 标准包装： | 1 |
| 系列： | * |
| 功能： | 视频和图像处理用 IP 功能套件 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页
Chapter 3: Interfaces
3–15
Avalon-ST Video Protocol
There are five signals types (ready, valid, data, startofpacket, and endofpacket)
associated with each port. The din_ready signal is an output from the MegaCore
function and indicates when the input port is ready to receive data. The din_valid
and din_data signals are both inputs. The source connected to the input port sets
din_valid to logic '1' when din_data has useful information that must be sampled.
din_startofpacket is an input signal that is raised to indicate the start of a packet,
with din_endofpacket signaling the end of a packet.
The five output port signals have equivalent but opposite semantics.
The sequence of events shown in Figure 3–12 is:
1. Initially, din_ready is logic '0', indicating that the MegaCore function is not ready
to receive data on the next cycle. Many of the Video and Image Processing Suite
MegaCore functions are not ready for a few clock cycles in between rows of image
data or in between video frames.
1
For further details of each MegaCore function, refer to the “Functional
Description” section of the respective MegaCore Function chapter in this
user guide.
2. The MegaCore function sets din_ready to logic '1', indicating that the input port is
ready to receive data one clock cycle later. The number of clock cycles of delay
which must be applied to a ready signal is referred to as ready latency in the
Image Processing Suite uses have a ready latency of one clock cycle.
3. The source feeding the input port sets din_valid to logic '1' indicating that it is
sending data on the data port and sets din_startofpacket to logic '1' indicating
that the data is the first value of a new packet. The data is 0, indicating that the
packet is video data.
4. The source feeding the input port holds din_valid at logic '1' and drops
din_startofpacket indicating that it is now sending the body of the packet. It puts
all three color values of the top left pixel of the frame on to din_data .
5. No data is transmitted for a cycle even though din_ready was logic '1' during the
previous clock cycle and therefore the input port is still asserting that it is ready for
data. This could be because the source has no data to transfer. For example, if the
source is a FIFO, it could have become empty.
6. Data transmission resumes on the input port: din_valid transitions to logic '1' and
the second pixel is transferred on din_data . Simultaneously, the MegaCore
function begins transferring data on the output port. The example MegaCore
function has an internal latency of three clock cycles so the first output is
transferred three cycles after being received. This output is the type identifier for a
video packet being passed along the datapath.
1
For guidelines about the latencies of each Video and Image Processing
MegaCore function, refer to refer to the “Latency” section of the respective
MegaCore Function chapter in this user guide.
7. The third pixel is input and the first processed pixel is output.
8. For the final sample of a frame, the source sets din_endofpacket to logic '1',
din_valid to '1', and puts the bottom-right pixel of the frame on to din_data .
February 2014
Altera Corporation
Video and Image Processing Suite
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IRAC1150-300W | DEMO BOARD FOR IR1150S |
| IRAC1150-D2 | BOARD CONTROL FOR IR1150S |
| IRAC5001-HS100A | KIT EVAL ORING DEMO BOARD/IR5001 |
| IRADK10 | KIT DESIGN 3-PH 115-230ACV MOTOR |
| IRADK31 | DESIGN KIT 1/4 HP DC FOR IR31XX |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPS-WMD | 功能描述:IP WIRELESS MOD/DEMOD SUITE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| IPS-XLC | 制造商:ZORAN 制造商全称:ZORAN 功能描述:PCL XL Interpreter |
| IPS-XPS | 制造商:ZORAN 制造商全称:ZORAN 功能描述:XPS Document Interpreter |
| IPSY1A11 | 制造商:ABB Low Voltage Products and Systems 功能描述:FT SW YEL CVR FREE MOVEMENT |
| IPS-ZX | 制造商:ZORAN 制造商全称:ZORAN 功能描述:Complete Raster Solution |
发布紧急采购，3分钟左右您将得到回复。