参数资料
| 型号： | IPS-VIDEO |
| 厂商： | Altera |
| 文件页数： | 39/290页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO/IMAGE PROCESSING SUITE |
| 标准包装： | 1 |
| 系列： | * |
| 功能： | 视频和图像处理用 IP 功能套件 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页当前第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页
3–8
Chapter 3: Interfaces
Avalon-ST Video Protocol
Control Data Packets
Control data packets configure the MegaCore functions so that they correctly process
the video data packets that follow.
In addition to a packet type identifier of value 15, control data packets contain the
following data:
Width (16 bit), Height (16 bit), Interlacing (4 bit)
The width and height values are the dimensions of the video data packets that follow.
The width refers to the width in pixels of the lines of a frame. The height refers the
number of lines in a frame or field, such that a field of interlaced 1920×1080 (1080i)
would have a width of 1920 and a height of 540, and a frame of 1920×1080 (1080p)
would have a width of 1920 and a height of 1080.
When a video data packet uses a subsampled color pattern, the individual color
planes of the video data packet have different dimensions. For example, 4:2:2 has one
full width, full height plane and two half width, full height planes. For 4:2:0 there are
one full width, full height plane and two half width, half height planes. In these cases
you must configure the width and height fields of the control data packet for the fully
sampled, full width, and full height plane.
The interlacing value in the control packet indicates whether the video data packets
that follow contain progressing or interlaced video. The most significant two bits of
the interlacing nibble describe whether the next video data packet is either
progressive, interlaced field 0 (F0) containing lines 0, 2, 4.... or interlaced field 1 (F1)
containing lines 1, 3, 5... 00 means progressive, 10 means interlaced F0, and 11 means
interlaced F1.
The meaning of the second two bits is dependent on the first two bits. If the first two
bits are set to 10 (F0) or 11 (F1), the second two bits describe the synchronization of
interlaced data. Use the synchronization bits for progressive segmented frame (PsF)
content, where progressive frames are transmitted as two interlaced fields.
Synchronizing on F0 means that a video frame should be constructed from an F1
followed by an F0. Similarly, synchronizing on F1 means that a video frame should be
constructed from an F0 followed by an F1. The other synchronization options are don't
care when there is no difference in combining an F1 then F0, or an F0 then F1. The final
option is don't know to indicate that the synchronization of the interlaced fields is
unknown. The encoding for these options are 00 for synchronize on F0, 01 for
synchronize on F1, 11 for don't care , and 10 for don't know .
1
The synchronization bits do not affect the behavior of the Deinterlacer because the
synchronization field is fixed at compile time. However, they do affect the behavior of
the Frame Buffer when dropping and repeating pairs of fields.
Video and Image Processing Suite
User Guide
February 2014 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IRAC1150-300W | DEMO BOARD FOR IR1150S |
| IRAC1150-D2 | BOARD CONTROL FOR IR1150S |
| IRAC5001-HS100A | KIT EVAL ORING DEMO BOARD/IR5001 |
| IRADK10 | KIT DESIGN 3-PH 115-230ACV MOTOR |
| IRADK31 | DESIGN KIT 1/4 HP DC FOR IR31XX |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPS-WMD | 功能描述:IP WIRELESS MOD/DEMOD SUITE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| IPS-XLC | 制造商:ZORAN 制造商全称:ZORAN 功能描述:PCL XL Interpreter |
| IPS-XPS | 制造商:ZORAN 制造商全称:ZORAN 功能描述:XPS Document Interpreter |
| IPSY1A11 | 制造商:ABB Low Voltage Products and Systems 功能描述:FT SW YEL CVR FREE MOVEMENT |
| IPS-ZX | 制造商:ZORAN 制造商全称:ZORAN 功能描述:Complete Raster Solution |
发布紧急采购，3分钟左右您将得到回复。