收藏本站
参数资料
型号： LFXP2-17E-7F484C
厂商： LATTICE SEMICONDUCTOR CORP
元件分类： FPGA
中文描述： FPGA, 420 MHz, PBGA484
封装： 23 X 23 MM, FPBGA-484
文件页数： 61/92页
文件大小： 1701K
代理商： LFXP2-17E-7F484C
3-20
DC and Switching Characteristics
Lattice Semiconductor
LatticeXP2 Family Data Sheet
tRST_PIO
Asynchronous reset time for PFU
Logic
—
0.386
—
0.419
—
0.452
ns
tDEL
Dynamic Delay Step Size
0.035
ns
EBR Timing
tCO_EBR
Clock (Read) to Output from
Address or Data
—
2.774
—
3.142
—
3.510
ns
tCOO_EBR
Clock (Write) to Output from EBR
Output Register
—
0.360
—
0.408
—
0.456
ns
tSUDATA_EBR
Setup Data to EBR Memory
(Write Clk)
-0.167
—
-0.198
—
-0.229
—
ns
tHDATA_EBR
Hold Data to EBR Memory (Write
Clk)
0.194
—
0.231
—
0.267
—
ns
tSUADDR_EBR
Setup Address to EBR Memory
(Write Clk)
-0.117
—
-0.137
—
-0.157
—
ns
tHADDR_EBR
Hold Address to EBR Memory
(Write Clk)
0.157
—
0.182
—
0.207
—
ns
tSUWREN_EBR
Setup Write/Read Enable to EBR
Memory (Write/Read Clk)
-0.135
—
-0.159
—
-0.182
—
ns
tHWREN_EBR
Hold Write/Read Enable to EBR
Memory (Write/Read Clk)
0.158
—
0.186
—
0.214
—
ns
tSUCE_EBR
Clock Enable Setup Time to EBR
Output Register (Read Clk)
0.144
—
0.160
—
0.176
—
ns
tHCE_EBR
Clock Enable Hold Time to EBR
Output Register (Read Clk)
-0.097
—
-0.113
—
-0.129
—
ns
tRSTO_EBR
Reset To Output Delay Time from
EBR Output Register (Asynchro-
nous)
—
1.156
—
1.341
—
1.526
ns
tSUBE_EBR
Byte Enable Set-Up Time to EBR
Output Register
-0.117
—
-0.137
—
-0.157
—
ns
tHBE_EBR
Byte Enable Hold Time to EBR
Output Register Dynamic Delay
on Each PIO
0.157
—
0.182
—
0.207
—
ns
tRSTREC_EBR
Asynchronous reset recovery
time for EBR
0.233
—
0.291
—
0.347
—
ns
tRST_EBR
Asynchronous reset time for EBR
—
1.156
—
1.341
—
1.526
ns
PLL Parameters
tRSTKREC_PLL
After RSTK De-assert, Recovery
Time Before Next Clock Edge
Can Toggle K-divider Counter
1.000
—
1.000
—
1.000
—
ns
tRSTREC_PLL
After RST De-assert, Recovery
Time Before Next Clock Edge
Can Toggle M-divider Counter
(Applies to M-Divider Portion of
RST Only
2)
1.000
—
1.000
—
1.000
—
ns
DSP Block Timing
tSUI_DSP
Input Register Setup Time
0.135
—
0.151
—
0.166
—
ns
tHI_DSP
Input Register Hold Time
0.021
—
-0.006
—
-0.031
—
ns
tSUP_DSP
Pipeline Register Setup Time
2.505
—
2.784
—
3.064
—
ns
LatticeXP2 Internal Switching Characteristics
1 (Continued)
Over Recommended Operating Conditions
Parameter
Description
-7
-6
-5
Units
Min.
Max.
Min.
Max.
Min.
Max.
相关PDF资料
PDF描述
LFXP20E-3FN484C
LFXP20E-5FN484C
LFXP15C-4FN256C
LFZ3508VXX GENERAL PURPOSE INDUCTOR
LFZ2805HXX GENERAL PURPOSE INDUCTOR
相关代理商/技术参数
参数描述
LFXP2-17E-7F484C8W 功能描述:FPGA - 现场可编程门阵列 17KLUTs 358I/O Inst- on DSP 1.2V -7Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFXP2-17E-7FN484C 功能描述:FPGA - 现场可编程门阵列 17KLUTs 358 I/O Inst -on DSP 1.2V -6 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFXP2-17E-7FN484C8W 功能描述:FPGA - 现场可编程门阵列 17KLUTs 358I/O Inst -on DSP 1.2V -7 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFXP2-17E-7FT256C 功能描述:FPGA - 现场可编程门阵列 17KLUTs 201 I/O Inst -on DSP 1.2V -7 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFXP2-17E-7FT256C8W 功能描述:FPGA - 现场可编程门阵列 17KLUTs 201 I/O Inst -on DSP 1.2V -7 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*