- 您现在的位置：买卖IC网 > Datasheet目录344 > MPC8272ADS (Freescale Semiconductor)KIT DEVELOPMENT MPC8272 Datasheet资料下载
参数资料
| 型号： | MPC8272ADS |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 53/158页 |
| 文件大小： | 0K |
| 描述： | KIT DEVELOPMENT MPC8272 |
| 标准包装： | 1 |
| 类型： | MPU |
| 适用于相关产品： | MPC8272 |
| 所含物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
Reset and Reset Configuration
5.1.6
Local Interrupter
The following external interrupts are applied to the MPC8272 using its interrupt controller:
?
?
?
?
ABORT (NMI)
ATM UNI interrupt
Fast Ethernet PHY interrupt
PCI interrupt
5.1.6.1
ABORT Interrupt
The ABORT (NMI) is generated by a push-button. When this button is depressed, the IRQ0
input to the MPC8272 is asserted. The purpose of this type of interrupt is to support the use
of resident debugger if any is made available to the board. This interrupt is enabled by
setting the MSR[EE] bit.
To support external (off-board) generation of an NMI, the IRQ0 line is driven by an
open-drain gate to allow for an external h/w, to drive this line also. If an external hardware
indeed does so, it is compulsory that IRQ0 is driven by an open-drain (or open-collector)
gate.
5.1.6.2
ATM UNI Interrupt
To support ATM UNI (User Network I/F) event report by means of interrupt, the interrupt
output of the UNI (INTB) is connected to IRQ5 line of the MPC8272. This IRQ5 input is
shared with the Fast Ethernet PHY Interrupt. Since INTB of the UNI is an open-drain
output, it is possible to connect additional (on and off-board) interrupt requesters on the
same IRQ5, provided that they drive IRQ5 with open-drain gate as well. When an interrupt
request appears in IRQ5, it is necessary to check the source of the interrupt whether it’s the
ATM UNI or the Fast Ethernet PHY.
5.1.7
Fast Ethernet PHY Interrupt
To support the two fast Ethernet transceivers event reports by means of interrupt, the
interrupt outputs of the DM9161 are connected to IRQ5 line of the PowerQUICC II. This
IRQ5 input is shared with the ATM UNI Interrupt.
5.1.8
PCI Interrupt
Each PCI slot can generate up to four interrupts for a total of 12 (3 slot x 4 interrupts each).
Each PCI expansion board can generate an interrupt at any given time. Since there is only
one interrupt input available in the MPC8272, an interrupt controller is used. The interrupt
controller receives all the possible interrupts from the PCI slots and generate one interrupt
(IRQ2) to the MPC8272.
Chapter 5. Module Design
相关PDF资料 |
PDF描述 |
|---|---|
| MPC8308-RDB | BOARD REF DESIGN MPC8308 |
| MPC8309-KIT | KIT EVALUATION FOR MPC830X |
| MPC8315E-RDB | PROCESSOR BOARD PWRQUICCII PBGA |
| MPC8349E-MITX-GP | KIT REFERENCE PLATFORM MPC8349E |
| MPC8349E-MITXE | BOARD REFERENCE FOR MPC8349 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC8272CVR | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:MPC8272 PowerQUICC II Family Hardware Specifications |
| MPC8272CVRB | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
| MPC8272CVRE | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
| MPC8272CVRI | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
| MPC8272CVRM | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
发布紧急采购，3分钟左右您将得到回复。