- 您现在的位置：买卖IC网 > Datasheet目录344 > MPC8272ADS (Freescale Semiconductor)KIT DEVELOPMENT MPC8272 Datasheet资料下载
参数资料
| 型号： | MPC8272ADS |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 87/158页 |
| 文件大小： | 0K |
| 描述： | KIT DEVELOPMENT MPC8272 |
| 标准包装： | 1 |
| 类型： | MPU |
| 适用于相关产品： | MPC8272 |
| 所含物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页当前第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
PowerQUICC II Register Programming
1
Programmed into the E 2 PROM in addresses 0x0, 0x8, 0x10 & 0x18
Table 6-5. SIU Register Programming
Register
RMR
IMMR
SYPCR
BCR
Init
Value[hex]
0001
04700000
FFFFFFC3
100C0000
Description
Check-Stop Reset enabled.
Internal space @ 0x047000000
Software watchdog timer count - FFFF, Bus-monitor timing FF, PPC Bus-monitor -
Enabled, Local Bus-monitor - Enabled, S/W watch-dog - disabled, S/W watch-dog
(if enabled) causes reset, S/W watch-dog (if enabled) - prescaled.
Single PowerQUICC II, 1 wait-states on address tenure, No L2Cache, 1 clock hit
delay (when L2cache available), 1-level Pipeline depth, Extended transfer mode
enabled for PCC, Extended transfer mode disabled for Local Buses, Odd parity for
PPC & Local Buses, External Master delay enabled, Internal space responds as 64
bit slave for external master (not relevant for this application).
6.2.2
Memory Controller Register Programming
The memory controller on the MPC8272ADS is initialized to 100MHz operation, that is,
the registers’ programming is based on 100-MHz timing calculation. It also works for
slower bus speeds, but the timing must be optimized). The two possible initialization for
the memory controller are the following:
?
?
Flash SIMM is assigned to CS0 and E 2 PROM is assigned to CS4.
Flash SIMM is assigned to CS4 and E 2 PROM is assigned to CS0.
Both options are shown in Table 6-6 and Table 6-7, respectively.
Table 6-6. Memory Controller Initialization For 100MHz—Flash as Boot Device
Reg.
BR0
Device Type
SM73228XG1JHBG0 by
Bus
PPC
Init Value
[hex]
FF801801
Description
Base at FF800000, 32 bit port size, no parity,
Smart Modular Tech.
GPCM
SM73248XG2JHBG0 by
Smart Modular Tech.
SM73288XG4JHBG0 by
Smart Modular Tech.
FF001801
FE001801
Base at FF000000, 32 bit port size, no parity,
GPCM
Base at FE000000, 32 bit port size, no parity,
GPCM
OR0
SM73228XG1JHBG0 by
Smart Modular Tech.
SM73248XG2JHBG0 by
Smart Modular Tech.
SM73288XG4JHBG0 by
Smart Modular Tech.
FF800876
FF000876
FE000876
8MByte block size, CS early negate, 11 w.s.,
Timing relax
16MByte block size, CS early negate, 11 w.s.,
Timing relax
32MByte block size, CS early negate, 11 w.s.,
Timing relax
Chapter 6. Memory Map
相关PDF资料 |
PDF描述 |
|---|---|
| MPC8308-RDB | BOARD REF DESIGN MPC8308 |
| MPC8309-KIT | KIT EVALUATION FOR MPC830X |
| MPC8315E-RDB | PROCESSOR BOARD PWRQUICCII PBGA |
| MPC8349E-MITX-GP | KIT REFERENCE PLATFORM MPC8349E |
| MPC8349E-MITXE | BOARD REFERENCE FOR MPC8349 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC8272CVR | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:MPC8272 PowerQUICC II Family Hardware Specifications |
| MPC8272CVRB | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
| MPC8272CVRE | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
| MPC8272CVRI | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
| MPC8272CVRM | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
发布紧急采购，3分钟左右您将得到回复。