- 您现在的位置：买卖IC网 > Datasheet目录344 > MPC8272ADS (Freescale Semiconductor)KIT DEVELOPMENT MPC8272 Datasheet资料下载
参数资料
| 型号： | MPC8272ADS |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 79/158页 |
| 文件大小： | 0K |
| 描述： | KIT DEVELOPMENT MPC8272 |
| 标准包装： | 1 |
| 类型： | MPU |
| 适用于相关产品： | MPC8272 |
| 所含物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
COP/JTAG Port
Table 5-20. COP/JTAG Port Signals Description (continued)
Pin No.
9
Signal Name
TMS
Attribute
I
Description
Test Mode Select. This signal qualified with TCK in a same
manner as TDI, changes the state of the JTAG machine. This line
is pulled up internally by the PowerQUICC II.
10
11
N.C.
SRESET
-
I/O, O.D.
Not Connected.
Soft Reset (L). This is the PowerQUICC II’s soft reset which is in
fact a non-maskable interrupt, making the PowerPC take the
reset exception from the reset vector. This line may be driven by
the PowerQUICC II as well during soft-reset sequence, for 512
system clocks. This line is pulled up on the MPC8272ADS with a
1K ? resistor. When driven externally, it MUST be driven with an
Open Drain gate. Failure in doing so might result in
permanent damage to the PowerQUICC II and / or to board
logic.
12
13
GND
HRESET
O
I/O, O.D.
Digital GND. Main GND plane.
PowerQUICC II’s Hard Reset (L). When asserted by an external
H/W, generates Hard-Reset sequence for the PowerQUICC II.
During that sequence, asserted by the MPC for 512 system
clocks. Pulled Up on the MPC8272ADS using a 1K ? resistor.
When driven by an external tool, MUST be driven with an Open
Drain gate. Failure in doing so might result in permanent
damage to the PowerQUICC II and / or to board logic.
14
15
N.C.
XBR3
(CKSTOP_OUT)
-
I/O
Not Connected.
Normally configured as XBR3 which has no function with this
connector. May be configured as CKSTOP_OUT - Check Stop
Out (L). When asserted (Low) indicates that the PowerQUICC II
core has entered a Check-Stop state.
16
GND
O
Digital GND. Main GND plane.
Chapter 5. Module Design
相关PDF资料 |
PDF描述 |
|---|---|
| MPC8308-RDB | BOARD REF DESIGN MPC8308 |
| MPC8309-KIT | KIT EVALUATION FOR MPC830X |
| MPC8315E-RDB | PROCESSOR BOARD PWRQUICCII PBGA |
| MPC8349E-MITX-GP | KIT REFERENCE PLATFORM MPC8349E |
| MPC8349E-MITXE | BOARD REFERENCE FOR MPC8349 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC8272CVR | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:MPC8272 PowerQUICC II Family Hardware Specifications |
| MPC8272CVRB | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
| MPC8272CVRE | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
| MPC8272CVRI | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
| MPC8272CVRM | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC II⑩ Family Hardware Specifications |
发布紧急采购，3分钟左右您将得到回复。