- 您现在的位置：买卖IC网 > PDF目录378056 > PM7366 (PMC-SIERRA INC) FRAME ENGINE AND DATA LINK MANAGER PDF资料下载
参数资料
| 型号： | PM7366 |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | FRAME ENGINE AND DATA LINK MANAGER |
| 中文描述： | 8 CHANNEL(S), 52M bps, SERIAL COMM CONTROLLER, PBGA256 |
| 封装： | BGA-256 |
| 文件页数： | 62/286页 |
| 文件大小： | 2243K |
| 代理商： | PM7366 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页
RELEASED
DATA SHEET
PM7366 FREEDM-8
ISSUE 4
PMC-1970930
FRAME ENGINE AND DATA LINK MANAGER
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA,INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
49
is empty and the RMAC requires a new large buffer RPDR. When reloading either of the caches,
the appropriate cache controller will read up to six new elements. The cache controller may read
fewer than six elements if there are fewer than six new elements available, or the read pointer
index is within six elements of the end of the free queue. If the read pointer is near the end of the
free queue, the cache controller reads only to the end of the queue and does not start reading
from the top of the queue until the next time a reload is required. To do so would require two host
memory transactions and would be of no benefit.
9.5
PCI Controller
The General-Purpose Peripheral Component Interconnect Controller block (GPIC) provides a 32-
bit Master and Target interface core which contains all the required control functions for Peripheral
Component Interconnect (PCI) Bus Revision 2.1 interfacing. Communications between the PCI
bus and other FREEDM-8 blocks can be made through either an internal asynchronous16-bit bus
or through one of two synchronous FIFO interfaces. One of the FIFO interfaces is dedicated to
servicing the Receive DMA Controller block (RMAC) and the other to the Transmit DMA Controller
block (TMAC).
The GPIC supports a 32-bit PCI bus operating at up to 33 MHz and bridges between the timing
domain of the DMA controllers (SYSCLK) and the timing domain of the PCI bus (PCICLK). By
itself, the GPIC does not generate any PCI bus accesses. All transactions on the bus are initiated
by another PCI bus master or by the core device. The GPIC transforms each access to and from
the PCI bus to the intended target or initiator in the core device. Except for the configuration
space registers and parity generating/checking, the GPIC performs no operations on the data.
The GPIC is made up of four sections: master state machine, a target state machine, internal
microprocessor bus interface and error/bus controller. The target and master blocks operate
independent of each other. The error/bus control block monitors the control signals from the
target and master blocks to determine the state of the PCI I/O pads. This block also generates
and/or checks parity for all data going to or coming from the PCI bus. The internal
microprocessor bus interface block contains configuration and status registers together with the
production test logic for the GPIC block.
9.5.1
Master Machine
The GPIC master machine translates requests from the RMAC and TMAC block interfaces into
PCI bus transactions. The GPIC initiates four types of PCI cycles: memory read (burst or single),
memory read multiple, memory read line and memory write (burst or single). The number of data
transfers in any cycle is controlled by the DMA controllers. The maximum burst size is determined
by the particular data path. A read cycle to the RMAC is restricted to a maximum burst size of 8
dwords and a write cycle is limited to a maximum of 32. The TMAC interface has a limit of 32
dwords on a read cycle and 8 on a write cycle.
In response to a DMA controller requesting a cycle, the GPIC must arbitrate for control of the PCI
bus. Before asserting the PCI Request line, the GPIC first does an internal arbitration to
determine the priority of service in the event that both the RMAC and TMAC are requesting
相关PDF资料 |
PDF描述 |
|---|---|
| PM7366-BI | TVS BI-DIR 30V 1500W DO-201 |
| PM7366-PI | FRAME ENGINE AND DATA LINK MANAGER |
| PM7367-PI | DIODE 1N4002 RECTIFYING |
| PM7367 | 32 link, 32 Channel Data Link Manager with PCI Interface |
| PM7375 | ATM SAR and PHY Processor for PCI Bus |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM7366-BI | 制造商:PMC 制造商全称:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER |
| PM7366-PI | 制造商:PMC-Sierra 功能描述: |
| PM7367 | 制造商:PMC 制造商全称:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER |
发布紧急采购，3分钟左右您将得到回复。