- 您现在的位置：买卖IC网 > PDF目录269903 > QL5842-33BPSN484M (QUICKLOGIC CORP) PCI BUS CONTROLLER, PBGA484 PDF资料下载
参数资料
| 型号： | QL5842-33BPSN484M |
| 厂商： | QUICKLOGIC CORP |
| 元件分类： | 总线控制器 |
| 英文描述： | PCI BUS CONTROLLER, PBGA484 |
| 封装： | 23 X 23 MM, 2.13 MM HEIGHT, 1 MM PITCH, LEAD FREE, PLASTIC, MS-034AAJ-1, BGA-484 |
| 文件页数： | 39/76页 |
| 文件大小： | 1409K |
| 代理商： | QL5842-33BPSN484M |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页当前第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页
2006 QuickLogic Corporation
QL58x2 Enhanced QuickPCI Family Data Sheet Rev. K
44
Table 29: I/O Input Register Cell Timing
Symbol
Parameter
Value
Min
Max
tISU
Input register setup time: time the synchronous input of the flip-flop must be stable
before the active clock edge
2.15
ns
-
t
IHL
Input register hold time: time the synchronous input of the flip-flop must be stable after
the active clock edge
0 ns
-
tICO
Input register clock-to-out: time taken by the flip-flop to output after the active clock
edge
-
0.3 ns
tIRST
Input register reset delay: time between when the flip-flop is “reset”(low) and when the
output is consequently “reset” (low)
-
0.82
ns
t
IESU
Input register clock enable setup time: time “enable” must be stable before the active
clock edge
0.4 ns
-
tIEH
Input register clock enable hold time: time “enable” must be stable after the active clock
edge
0 ns
-
Table 30: I/O Input Buffer Delays
Symbol
Parameter
Value
To get the total input delay add this delay to t
ISU
Min
Max
t
SID (LVTTL)
LVTTL input delay: Low Voltage TTL for 3.3 V applications
-
0.82 ns
t
SID (LVCMOS2)
LVCMOS2 input delay: Low Voltage CMOS for 2.5 V and lower
applications
-
0.82 ns
tSID
(LVCMOS18)
LVCMOS18 input delay: Low Voltage CMOS for 1.8 V applications
-
t
SID (GTL+)
GTL+ input delay: Gunning Transceiver Logic
-
0.94 ns
t
SID (SSTL3)
SSTL3 input delay: Stub Series Terminated Logic for 3.3 V
-
0.94 ns
t
SID (SSTL2)
SSTL2 input delay: Stub Series Terminated Logic for 2.5 V
-
0.94 ns
相关PDF资料 |
PDF描述 |
|---|---|
| QT83C154XXX-L | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP44 |
| QC87C251SQ | 8-BIT, UVPROM, 12 MHz, MICROCONTROLLER, CDIP40 |
| QR80C51XXX:R | 8-BIT, MROM, 12 MHz, MICROCONTROLLER, CQCC44 |
| QD80C31-S:D | 8-BIT, 20 MHz, MICROCONTROLLER, CDIP40 |
| QP80C51FXXX-L:D | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP40 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| QL62506PB516C | 制造商:QUICK LOG 功能描述:New |
| QL6325PQ208 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| QL6325PT280 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| QL63D5SA | 制造商:未知厂家 制造商全称:未知厂家 功能描述:InGaAlP Laser Diode |
| QL63F5SA | 制造商:未知厂家 制造商全称:未知厂家 功能描述:InGaAlP Laser Diode |
发布紧急采购，3分钟左右您将得到回复。