- 您现在的位置：买卖IC网 > PDF目录296941 > QL8150-6PT280I (QUICKLOGIC CORP) FPGA, 640 CLBS, 188946 GATES, PBGA280 PDF资料下载
参数资料
| 型号： | QL8150-6PT280I |
| 厂商： | QUICKLOGIC CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
| 封装： | 0.80 MM PITCH, LFBGA-280 |
| 文件页数： | 27/96页 |
| 文件大小： | 1607K |
| 代理商： | QL8150-6PT280I |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页当前第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页
2007 QuickLogic Corporation
Eclipse II Family Data Sheet Rev. Q
33
AC Characteristics
The AC Specifications (at VCC = 1.8 V, TJ = 25° C, Worst Case Corner, Speed Grade = -8 (K = 1.03)) are
provided from Table 20 through Table 29. Logic Cell diagrams and waveforms are provided from Figure 31
through Figure 42.
Figure 31: Eclipse II
Logic Cell
Table 20: Logic Cell Delays
Symbol
Parameter
Value
Min
Max
t
PD
Combinatorial Delay of the longest path: time taken by the combinatorial circuit
to output
0.28 ns
0.98 ns
tSU
Setup time: time the synchronous input of the flip-flop must be stable before the
active clock edge
0.10 ns
0.25 ns
tHL
Hold time: time the synchronous input of the flip-flop must be stable after the
active clock edge
0 ns
t
CO
Clock-to-out delay: the amount of time taken by the flip-flop to output after the
active clock edge.
0.22 ns
0.52 ns
tCWHI
Clock High Time: required minimum time the clock stays high
0.46 ns
tCWLO
Clock Low Time: required minimum time that the clock stays low
0.46 ns
tSET
Set Delay: time between when the flip-flop is ”set” (high) and when the output is
consequently “set” (high)
0.69 ns
tRESET
Reset Delay: time between when the flip-flop is ”reset” (low) and when the
output is consequently “reset” (low)
1.09 ns
tSW
Set Width: time that the SET signal must remain high/low
0.3 ns
tRW
Reset Width: time that the RESET signal must remain high/low
0.3 ns
相关PDF资料 |
PDF描述 |
|---|---|
| QL8150-6PT280M | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
| QL8150-6PTN280C | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
| QL8150-6PTN280I | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
| QL8150-6PTN280M | FPGA, 640 CLBS, 188946 GATES, PBGA280 |
| QL8150-6PUN196C | FPGA, 640 CLBS, 188946 GATES, PBGA196 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| QL8250 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:LOW POWER FPGA COMBINING PERFORMANCE DENSITY AND EMBEDED RAM |
| QL8250-6PQN208C-5690 | 制造商:QuickLogic Corporation 功能描述: |
| QL8250-6PQN208C-5691 | 制造商:QuickLogic Corporation 功能描述: |
| QL82SD | 制造商:未知厂家 制造商全称:未知厂家 功能描述:10 High Speed Bus LVDS Serial Links bandwidth up to 5 Gbps |
| QL82SD-PB516 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:10 High Speed Bus LVDS Serial Links bandwidth up to 5 Gbps |
发布紧急采购，3分钟左右您将得到回复。