- 您现在的位置：买卖IC网 > PDF目录297706 > V58C2256324SAH-40 (PROMOS TECHNOLOGIES INC) 8M X 32 DDR DRAM, 0.6 ns, PBGA144 PDF资料下载
参数资料
| 型号： | V58C2256324SAH-40 |
| 厂商： | PROMOS TECHNOLOGIES INC |
| 元件分类： | DRAM |
| 英文描述： | 8M X 32 DDR DRAM, 0.6 ns, PBGA144 |
| 封装： | LEAD FREE, BGA-144 |
| 文件页数： | 28/37页 |
| 文件大小： | 557K |
| 代理商： | V58C2256324SAH-40 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页当前第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页
34
V58C2256324SA Rev. 1.0 November 2003
ProMOS TECHNOLOGIES
V58C2256324SA
DQS-in hold time
tWPREH
0.35
-
0.35
-
0.30
-
0.30
-
tCK
DQS write postamble
tWPST
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
tCK
DQS-In high level width
tDQSH
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
tCK
DQS-In low level width
tDQSL
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
tCK
Address and Control input setup time
tIS
0.75
-
0.75
-
0.75
-
1.0
-
ns
Address and Control input hold time
tIH
0.75
-
0.75
-
0.75
-
0.9
-
ns
DQ setup time to DQS
tQDQSS
0.35
-
0.35
-
0.4
-
0.4
-
ns
DQ hold time to DQS
tQDQSH
0.35
-
0.35
-
0.4
-
0.4
-
ns
DM setup time to DQS
tDMDQSS
0.35
-
0.35
-
0.4
-
0.4
-
ns
DM hold time to DQS
tDMDQSH
0.35
-
0.35
-
0.4
-
0.4
-
ns
Clock half period
tHP
tCLmin or
tCHmin
-
tCLmin or
tCHmin
-
tCLmin or
tCHmin
-
tCLmin or
tCHmin
-
ns
Output DQS valid window
tQH
tHP-
0.35ns
-
tHP-
0.35ns
-
tHP-
0.40ns
-
tHP-
0.40ns
-
ns
Row cycle time
tRC
42
42.9
48.1
60
ns
Refresh row cycle time
tRFC
48.5
49.5
55.5
68
ns
Refresh period(4096 cycles)
tREF
-32
-
32
-32
-
32
ms
Row active time
tRAS
25.7
15.7K
29.7
15.7K
33.3
15.7K
40
15.7K
ns
RAS to CAS delay for Read
tRCDRD
13.2
-
13.2
-
14.4
-
16
-
ns
RAS to CAS delay for Write
tRCDWR
6.6-
7.2-
8
-
ns
Row precharge time
tRP
13.2
14.4
16
ns
Row active to Row active delay
tRRD
88
8
ns
Last data in to Row precharge
tWR
22
2
tCK
Internal Write to Read command delay
tWTR
11
1
tCK
Last data in to Read command delay
tCDLR
22
2
tCK
Col. address to Col. address delay
tCCD
11
1
tCK
Mode register set cycle time
tMRD
22
2
tCK
Power down exit time
tPEDX
2tCK+tIS
ns
Self refresh exit time
tSREX
200
tCK
Auto precharge write recovery
tDAL = tWR + tRP
tDAL
88
8
tCK
Parameter
Symbol
-28
-33
-36
-40
Unit
Min
Max
Min
Max
Min
Max
Min
Max
相关PDF资料 |
PDF描述 |
|---|---|
| V59C1512404QBLF3I | 128M X 4 DDR DRAM, 0.45 ns, PBGA60 |
| V5A010CB3H | SNAP ACTING/LIMIT SWITCH, SPDT, MOMENTARY, 0.6A, 125VDC, 4.4mm, PANEL MOUNT |
| V5B010FB3 | SNAP ACTING/LIMIT SWITCH, SPDT, MOMENTARY, 2.3mm, PANEL MOUNT |
| V5B030CB3H | SNAP ACTING/LIMIT SWITCH, SPST, MOMENTARY, 0.6A, 125VDC, 4.4mm, PANEL MOUNT |
| V5B110SB | SNAP ACTING/LIMIT SWITCH, SPDT, MOMENTARY, 2.4mm, PANEL MOUNT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| V58C2256404S | 制造商:MOSEL 制造商全称:MOSEL 功能描述:HIGH PERFORMANCE 2.5 VOLT 256 Mbit DDR SDRAM |
| V58C2256804S | 制造商:MOSEL 制造商全称:MOSEL 功能描述:HIGH PERFORMANCE 2.5 VOLT 256 Mbit DDR SDRAM |
| V58C2256804SAT-5 | 制造商:Mosel Vitelic Corporation 功能描述:SDRAM, DDR, 32M x 8, 66 Pin, Plastic, TSSOP |
| V58C265164S | 制造商:MOSEL 制造商全称:MOSEL 功能描述:64 Mbit DDR SDRAM 2.5 VOLT 4M X 16 |
| V58C265404S | 制造商:MOSEL 制造商全称:MOSEL 功能描述:HIGH PERFORMANCE 2.5 VOLT 16M X 4 DDR SDRAM 4 BANKS X 4Mbit X 4 |
发布紧急采购，3分钟左右您将得到回复。