- 您现在的位置：买卖IC网 > PDF目录225572 > XC4VLX15-11FFG676I (XILINX INC) FPGA, 1536 CLBS, 1205 MHz, PBGA676 PDF资料下载
参数资料
| 型号： | XC4VLX15-11FFG676I |
| 厂商： | XILINX INC |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1536 CLBS, 1205 MHz, PBGA676 |
| 封装： | LEAD FREE, FBGA-676 |
| 文件页数： | 28/58页 |
| 文件大小： | 1863K |
| 代理商： | XC4VLX15-11FFG676I |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页当前第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
34
Table 41: FIFO Switching Characteristics
Symbol
Description
Speed Grade
Units
-12
-11
-10
Sequential Delays
TFCKO_DO
Clock CLK to DO output(2)
0.72
0.80
0.92
ns, Max
TFCKO_FLAGS
Clock CLK to FIFO flags outputs(3)
0.93
1.04
1.19
ns, Max
TFCKO_POINTERS
Clock CLK to FIFO pointer outputs(4)
1.16
1.29
1.48
ns, Max
Setup and Hold Times Before Clock CLK
TFDCK_DI / TFCKD_DI
DI input(5)
0.18
0.26
0.20
0.28
0.23
0.33
ns, Min
TFCCK_EN / TFCKC_EN
Enable inputs(6)
0.66
0.26
0.73
0.28
0.84
0.33
ns, Min
Reset Delays
TFCO_FLAGS
Reset RST to FLAGS(7)
1.32
1.46
1.68
ns, Max
Maximum Frequency
FMAX
FIFO in all modes
500.00
450.45
400.00
MHz
Notes:
1.
A Zero “0” Hold Time listing indicates no hold time or a negative hold time. Negative values cannot be guaranteed “best-case,” but if a “0” is listed,
there is no positive hold time.
2.
TFCKO_DO includes parity output (TFCKO_DOP).
3.
TFCKO_FLAGS includes the following parameters: TFCKO_AEMPTY, TFCKO_AFULL, TFCKO_EMPTY, TFCKO_FULL, TFCKO_RDERR, TFCKO_WRERR.
4.
TFCKO_POINTERS includes both TFCKO_RDCOUNT and TFCKO_WRCOUNT.
5.
TFDCK_DI includes parity inputs (TFDCK_DIP).
6.
TFCCK_EN includes both WRITE and READ enable.
7.
TFCO_FLAGS includes the following flags: AEMPTY, AFULL, EMPTY, FULL, RDERR, WRERR, RDCOUNT and WRCOUNT.
相关PDF资料 |
PDF描述 |
|---|---|
| XC4VLX15-12FFG676C | FPGA, 1536 CLBS, 1205 MHz, PBGA676 |
| XC4VFX100-10FF1152I | FPGA, 10544 CLBS, 1028 MHz, PBGA1152 |
| XC4VFX100-10FF1517I | FPGA, 10544 CLBS, 1028 MHz, PBGA1517 |
| XC4VFX100-11FF1152I | FPGA, 10544 CLBS, 1181 MHz, PBGA1152 |
| XC4VFX100-11FF1517I | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC4VLX15-11SF363C | 制造商:Xilinx 功能描述:FPGA VIRTEX-4 13824 CELLS 90NM 1.2V 363FCBGA - Trays |
| XC4VLX15-11SF363I | 功能描述:IC FPGA VIRTEX-4LX 363FCBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 LX 产品变化通告:Step Intro and Pkg Change 11/March/2008 标准包装:1 系列:Virtex®-5 SXT LAB/CLB数:4080 逻辑元件/单元数:52224 RAM 位总计:4866048 输入/输出数:480 门数:- 电源电压:0.95 V ~ 1.05 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:1136-BBGA，FCBGA 供应商设备封装:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XC4VLX15-11SFG363C | 功能描述:IC FPGA VIRTEX-4 LX 15K 363FCBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 LX 产品变化通告:Step Intro and Pkg Change 11/March/2008 标准包装:1 系列:Virtex®-5 SXT LAB/CLB数:4080 逻辑元件/单元数:52224 RAM 位总计:4866048 输入/输出数:480 门数:- 电源电压:0.95 V ~ 1.05 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:1136-BBGA，FCBGA 供应商设备封装:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XC4VLX15-11SFG363I | 功能描述:IC FPGA VIRTEX-4 LX 15K 363FCBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 LX 产品变化通告:Step Intro and Pkg Change 11/March/2008 标准包装:1 系列:Virtex®-5 SXT LAB/CLB数:4080 逻辑元件/单元数:52224 RAM 位总计:4866048 输入/输出数:480 门数:- 电源电压:0.95 V ~ 1.05 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:1136-BBGA，FCBGA 供应商设备封装:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XC4VLX15-12FF668C | 制造商:Xilinx 功能描述:FPGA VIRTEX-4 13824 CELLS 90NM 1.2V 668FCBGA - Trays |
发布紧急采购，3分钟左右您将得到回复。