- 您现在的位置：买卖IC网 > PDF目录1986 > AD9511BCPZ-REEL7 (Analog Devices Inc)IC CLOCK DIST 5OUT PLL 48LFCSP PDF资料下载
参数资料
| 型号： | AD9511BCPZ-REEL7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 44/60页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK DIST 5OUT PLL 48LFCSP |
| 标准包装： | 750 |
| 类型： | 扇出缓冲器（分配），除法器 |
| PLL： | 是 |
| 输入： | 时钟 |
| 输出： | CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:5 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 1.2GHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 48-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 48-LFCSP-VQ（7x7） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页当前第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
AD9511
Rev. A | Page 49 of 60
Reg.
Addr.
(Hex)
Bit(s) Name
Description
0A
<1:0> PLL Power-Down
01 = Asynchronous Power-Down (Default).
<1>
<0>
Mode
0
Normal Operation
0
1
Asynchronous Power-Down
1
0
Normal Operation
1
Synchronous Power-Down
0A
<4:2> Prescaler Value
(P/P+1)
<4>
<3>
<2> Mode
Prescaler Mode
0
FD
Divide by 1
0
1
FD
Divide by 2
0
1
0
DM
2/3
0
1
DM
4/5
1
0
DM
8/9
1
0
1
DM
16/17
1
0
DM
32/33
1
FD
Divide by 3
DM = Dual Modulus, FD = Fixed Divide.
0A
<5>
Not Used.
0A
<6>
B Counter Bypass
Only valid when operating the prescaler in fixed divide (FD) mode. When this bit is set, the
B counter is divided by 1. This allows the prescaler setting to determine the divide for the
N divider.
0A
<7>
Not Used.
0B
<5:0> 14-Bit Reference
Counter, MSBs
R Divider (MSB) <13:8>.
0C
<7:0> 14-Bit Reference
Counter, R LSBs
R Divider (MSB) <7:0>.
0D
<1:0> Antibacklash
Pulse-Width
<1>
<0>
Antibacklash Pulse Width (ns)
0
1.3 (Default)
0
1
2.9
1
0
6.0
1
1.3
0D
<4:2>
Not Used.
0D
<5>
Digital Lock
Detect Window
<5>
Digital Lock Detect Window (ns)
Digital Lock Detect Loss-of-Lock Threshold (ns)
0 (Default)
9.5
15
1
3.5
7
Digital Lock
Detect Window
If the time difference of the rising edges at the inputs to the PFD are less than the lock detect
window time, the digital lock detect flag is set. The flag remains set until the time difference is
greater than the loss-of-lock threshold.
0D
<6>
Lock Detect
Disable
0 = Normal Lock Detect Operation (Default).
1 = Disable Lock Detect.
0D
<7>
Not Used.
Unused
0E-33
Not Used.
相关PDF资料 |
PDF描述 |
|---|---|
| AD9512UCPZ-EP-R7 | IC CLOCK DIST 5OUT PLL 48LFCSP |
| AD9512UCPZ-EP | IC CLOCK DIST 5OUT PLL 48LFCSP |
| AD9513BCPZ-REEL7 | IC CLOCK DIST 3OUT PLL 32LFCSP |
| AD9514BCPZ-REEL7 | IC CLOCK DIST 3OUT PLL 32LFCSP |
| AD9515BCPZ-REEL7 | IC CLOCK DIST 2OUT PLL 32LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9511-VCO/PCB | 制造商:Analog Devices 功能描述:EVAL BD FOR AD9511 1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE,D - Bulk |
| AD9512 | 制造商:AD 制造商全称:Analog Devices 功能描述:800 MHz Clock Distribution IC,1.5 GHz Inputs, Dividers, Delay Adjust, Five Outputs |
| AD9512/PCB | 制造商:Analog Devices 功能描述:Evaluation Kit For 1.2 GHZ Clock Distribution IC, 1.6 GHZ Inputs, Dividers, Delay Adjust, Five Outputs 制造商:Analog Devices 功能描述:EVAL KIT FOR 1.2 GHZ CLOCK DISTRIBUTION IC, 1.6 GHZ INPUTS, - Bulk |
| AD9512/PCBZ | 功能描述:BOARD EVAL FOR AD9512 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
| AD9512BCPZ | 功能描述:IC CLOCK DIST 5OUT PLL 48LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。