- 您现在的位置：买卖IC网 > PDF目录298814 > ADSP-21365YSWZ-2BA (ANALOG DEVICES INC) 16-BIT, 55.55 MHz, OTHER DSP, PQFP144 PDF资料下载
参数资料
| 型号： | ADSP-21365YSWZ-2BA |
| 厂商： | ANALOG DEVICES INC |
| 元件分类： | 数字信号处理 |
| 英文描述： | 16-BIT, 55.55 MHz, OTHER DSP, PQFP144 |
| 封装： | MS-026BFB-HD, LQFP-144 |
| 文件页数： | 19/56页 |
| 文件大小： | 2748K |
| 代理商： | ADSP-21365YSWZ-2BA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页
ADSP-21362/ADSP-21363/ADSP-21364/ADSP-21365/ADSP-21366
Memory Read—Parallel Port
Use these specifications for asynchronous interfacing to memo
ries (and memory-mapped peripherals) when the ADSP-2136x
is accessing external memory space.
Table 22. 8-Bit Memory Read Cycle
Parameter
K and B Grade
Min
Max
Y Grade
Min
Max
Unit
Timing Requirements
tDRS
1
AD7–0 Data Setup Before RD High
tDRH
AD7–0 Data Hold After RD High
tDAD
1
AD15–8 Address to AD7–0 Data Valid
Switching Characteristics
tALEW
ALE Pulse Width
tADAS
2
AD15–0 Address Setup Before ALE Deasserted
tRRH
Delay Between RD Rising Edge to Next
Falling Edge
tALERW
ALE Deasserted to Read Asserted
tRWALE
Read Deasserted to ALE Asserted
tADAH
AD15–0 Address Hold After ALE Deasserted
tALEHZ
ALE Deasserted to AD7–0 Address in High Z
tRW
RD Pulse Width
tRDDRV
AD7–0 ALE Address Drive After Read High
tADRH
AD15–8 Address Hold After RD High
tDAWH
AD15–8 Address to RD High
3.3
0
D + tPCLK – 5.0
2 × tPCLK – 2.0
tPCLK – 2.5
H + tPCLK – 1.4
2 × tPCLK – 3.8
F + H + 0.5
tPCLK – 2.3
tPCLK
tPCLK + 3.0
D – 2.0
F + H + tPCLK – 2.3
H
D + tPCLK – 4.0
4.5
0
D + tPCLK – 5.0
2 × tPCLK – 2.0
tPCLK – 2.5
H + tPCLK – 1.4
2 × tPCLK – 3.8
F + H + 0.5
tPCLK – 2.3
tPCLK
tPCLK + 3.8
D – 2.0
F + H + tPCLK – 2.3
H
D + tPCLK – 4.0
ns
D = (data cycle duration = the value set by the PPDUR Bits (5–1) in the PPCTL register)
× t
PCLK
H = tPCLK (if a hold cycle is specified, else H = 0)
F = 7
× t
PCLK (if FLASH_MODE is set, else F = 0)
tPCLK = (peripheral) clock period = 2
× t
CCLK
1 The timing specified here is sufficient to satisfy either t
DAD or tDRS as they are independent.
2 On reset, ALE is an active high cycle. However, it can be configured by software to be active low.
Rev. B
|
Page 26 of 56
|
June 2007
相关PDF资料 |
PDF描述 |
|---|---|
| ADSP-2181BS-160 | 24-BIT, 20 MHz, OTHER DSP, PQFP128 |
| ADUC845BCPZ8-3 | 8-BIT, FLASH, 12.58 MHz, MICROCONTROLLER, QCC56 |
| ADUM2401ARWZ-RL | SPECIALTY ANALOG CIRCUIT, PDSO16 |
| AE101MD1CQ | TOGGLE SWITCH, SPDT, LATCHED, 2A, 30VDC, THROUGH HOLE-STRAIGHT |
| AE105SD1CB | TOGGLE SWITCH, SPDT, MOMENTARY, 0.02A, 20VDC, THROUGH HOLE-STRAIGHT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21365YSWZ-2CA | 功能描述:IC DSP 32BIT 200MHZ EPAD 144LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-21366 | 制造商:AD 制造商全称:Analog Devices 功能描述:SHARC Processor |
| ADSP-21366BBC-1AA | 功能描述:数字信号处理器和控制器 - DSP, DSC 333 MHz SHARC with on chipRom RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| ADSP-21366BBCZ-1AA | 功能描述:数字信号处理器和控制器 - DSP, DSC 333 MHz SHARC with on chipRom RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| ADSP-21366BSWZ-1AA | 功能描述:IC DSP 32BIT 333MHZ EPAD 144LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
发布紧急采购，3分钟左右您将得到回复。