- 您现在的位置：买卖IC网 > PDF目录4100 > MC68EC060RC50 (Freescale Semiconductor)IC MPU 32BIT 50MHZ 206-PGA PDF资料下载
参数资料
| 型号： | MC68EC060RC50 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 107/128页 |
| 文件大小： | 0K |
| 描述： | IC MPU 32BIT 50MHZ 206-PGA |
| 标准包装： | 10 |
| 系列： | M680x0 |
| 处理器类型： | M680x0 32-位 |
| 速度： | 50MHz |
| 电压： | 3.3V |
| 安装类型： | 通孔 |
| 封装/外壳： | 206-BEPGA |
| 供应商设备封装： | 206-PGA（47.25x47.25） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页当前第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页
Table of Contents
x
M68060 USER’S MANUAL
MOTOROLA
2.3.6
Transfer Size (SIZ1, SIZ0).......................................................................... 2-6
2.3.7
Bus Lock (LOCK)........................................................................................ 2-6
2.3.8
Bus Lock End (LOCKE) .............................................................................. 2-6
2.3.9
Cache Inhibit Out (CIOUT) ......................................................................... 2-7
2.3.10
Byte Select Lines (BS3–BS0) ..................................................................... 2-7
2.4
Master Transfer Control Signals ................................................................... 2-7
2.4.1
Transfer Start (TS)...................................................................................... 2-8
2.4.2
Transfer in Progress (TIP) .......................................................................... 2-8
2.4.3
Starting Termination Acknowledge Signal Sampling (SAS) ....................... 2-8
2.5
Slave Transfer Control Signals ..................................................................... 2-8
2.5.1
Transfer Acknowledge (TA) ........................................................................ 2-8
2.5.2
Transfer Retry Acknowledge (TRA)............................................................ 2-8
2.5.3
Transfer Error Acknowledge (TEA) ............................................................ 2-9
2.5.4
Transfer Burst Inhibit (TBI) ......................................................................... 2-9
2.5.5
Transfer Cache Inhibit (TCI) ....................................................................... 2-9
2.6
Snoop Control (SNOOP) .............................................................................. 2-9
2.7
Arbitration Signals....................................................................................... 2-10
2.7.1
Bus Request (BR)..................................................................................... 2-10
2.7.2
Bus Grant (BG) ......................................................................................... 2-10
2.7.3
Bus Grant Relinquish Control (BGR) ........................................................ 2-10
2.7.4
Bus Tenure Termination (BTT) ................................................................. 2-10
2.7.5
Bus Busy (BB) .......................................................................................... 2-11
2.8
Processor Control Signals .......................................................................... 2-11
2.8.1
Cache Disable (CDIS) .............................................................................. 2-11
2.8.2
MMU Disable (MDIS)................................................................................ 2-12
2.8.3
Reset In (RSTI)......................................................................................... 2-12
2.8.4
Reset Out (RSTO) .................................................................................... 2-12
2.9
Interrupt Control Signals ............................................................................. 2-12
2.9.1
Interrupt Priority Level (IPL2–IPL0) .......................................................... 2-12
2.9.2
Interrupt Pending Status (IPEND) ............................................................ 2-12
2.9.3
Autovector (AVEC) ................................................................................... 2-13
2.10
Status and Clock Signals............................................................................ 2-13
2.10.1
Processor Status (PST4–PST0) ............................................................... 2-13
2.10.2
MC68060 Processor Clock (CLK) ............................................................ 2-14
2.10.3
Clock Enable (CLKEN) ............................................................................. 2-14
2.11
Test Signals ................................................................................................ 2-15
2.11.1
JTAG Enable (JTAG)................................................................................ 2-15
2.11.2
Test Clock (TCK) ...................................................................................... 2-15
2.11.3
Test Mode Select (TMS)........................................................................... 2-15
2.11.4
Test Data In (TDI) ..................................................................................... 2-16
2.11.5
Test Data Out (TDO) ................................................................................ 2-16
2.11.6
Test Reset (TRST) ................................................................................... 2-16
2.12
Thermal Sensing Pins (THERM1, THERM0).............................................. 2-16
2.13
Power Supply Connections......................................................................... 2-16
2.14
Signal Summary ......................................................................................... 2-16
相关PDF资料 |
PDF描述 |
|---|---|
| IDT71V65803S133BGG8 | IC SRAM 9MBIT 133MHZ 119BGA |
| MPC8270ZUUPEA | IC MPU POWERQUICC II 480-TBGA |
| IDT71V65803S133BG8 | IC SRAM 9MBIT 133MHZ 119BGA |
| MPC860PCZQ66D4 | IC MPU PWRQUICC 66MHZ 357-PBGA |
| IDT71V65803S100BGG8 | IC SRAM 9MBIT 100MHZ 119BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68EC060RC66 | 功能描述:微处理器 - MPU 32B W/ CACHE RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68EC060RC75 | 功能描述:微处理器 - MPU 32B W/ CACHE RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68EC060ZU50 | 功能描述:IC MPU 68K 50MHZ 304-TBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M680x0 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA，FCBGA 供应商设备封装:783-FCPBGA（29x29） 包装:托盘 |
| MC68EC060ZU66 | 功能描述:微处理器 - MPU 32B W/ CACHE RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68EC060ZU75 | 功能描述:微处理器 - MPU 32B W/ CACHE RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
发布紧急采购，3分钟左右您将得到回复。