- 您现在的位置：买卖IC网 > PDF目录4100 > MC68EC060RC50 (Freescale Semiconductor)IC MPU 32BIT 50MHZ 206-PGA PDF资料下载
参数资料
| 型号： | MC68EC060RC50 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 40/128页 |
| 文件大小： | 0K |
| 描述： | IC MPU 32BIT 50MHZ 206-PGA |
| 标准包装： | 10 |
| 系列： | M680x0 |
| 处理器类型： | M680x0 32-位 |
| 速度： | 50MHz |
| 电压： | 3.3V |
| 安装类型： | 通孔 |
| 封装/外壳： | 206-BEPGA |
| 供应商设备封装： | 206-PGA（47.25x47.25） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页当前第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页
List of Illustrations
MOTOROLA
M68060 USER’S MANUAL
xxi
7-38
Line Read Access Bus Cycle Terminated with TEA Timing............................. 7-49
7-39
Retry Read Bus Cycle Timing .......................................................................... 7-50
7-40
Line Write Retry Bus Cycle Timing................................................................... 7-51
7-41
MC68040-Arbitration Protocol State Diagram .................................................. 7-57
7-42
MC68060-Arbitration Protocol State Diagram .................................................. 7-64
7-43
Processor Bus Request Timing........................................................................ 7-67
7-44
Arbitration During Relinquish and Retry Timing ............................................... 7-68
7-45
Implicit Bus Ownership Arbitration Timing........................................................ 7-69
7-46
Effect of BGR on Locked Sequences............................................................... 7-70
7-47
Snooped Bus Cycle.......................................................................................... 7-71
7-48
Initial Power-On Reset Timing.......................................................................... 7-72
7-49
Normal Reset Timing........................................................................................ 7-73
7-50
Data Bus Usage During Reset ......................................................................... 7-74
7-51
Acknowledge Termination Ignore State Example ............................................ 7-75
7-52
Extra Data Write Hold Example........................................................................ 7-77
8-1
General Exception Processing Flowchart .......................................................... 8-2
8-2
General Form of Exception Stack Frame ........................................................... 8-3
8-3
Interrupt Recognition Examples ....................................................................... 8-13
8-4
Interrupt Exception Processing Flowchart........................................................ 8-15
8-5
Reset Exception Processing Flowchart............................................................ 8-16
8-6
Fault Status Long-Word Format ....................................................................... 8-22
9-1
JTAG Test Logic Block Diagram ........................................................................ 9-3
9-2
JTAG Idcode Register Format............................................................................ 9-7
9-3
Output Pin Cell (O.Pin)....................................................................................... 9-8
9-4
Observe-Only Input Pin Cell (I.Obs)................................................................... 9-8
9-5
Input Pin Cell (I.Pin) ........................................................................................... 9-9
9-6
Output Control Cell (IO.Ctl) ................................................................................ 9-9
9-7
General Arrangement of Bidirectional Pin Cells ............................................... 9-10
9-8
JTAG Bypass Register ..................................................................................... 9-15
9-9
Circuit Disabling IEEE Standard 1149.1........................................................... 9-16
9-10
Debug Command Interface Schematic ............................................................ 9-25
9-11
Interface Timing................................................................................................ 9-26
9-12
Transition from JTAG to Debug Mode Timing Diagram ................................... 9-34
9-13
Transition from Debug to JTAG Mode Timing Diagram ................................... 9-35
11-1
Linear Voltage Regulator Solution.................................................................... 11-7
11-2
LTC1147 Voltage Regulator Solution............................................................... 11-8
11-3
LTC1148 Voltage Regulator Solution............................................................... 11-9
11-4
MAX767 Voltage Regulator Solution.............................................................. 11-10
11-5
MC68040 Address Hold Time ........................................................................ 11-11
11-6
MC68060 Address Hold Time ........................................................................ 11-12
11-7
MC68060 Address Hold Time Fix .................................................................. 11-12
11-8
Simple CLK Generation.................................................................................. 11-14
11-9
Generic CLK Generation ................................................................................ 11-14
11-10
MC68040 BCLK to CLKEN Relationship........................................................ 11-15
11-11
DRAM Timing Analysis................................................................................... 11-15
相关PDF资料 |
PDF描述 |
|---|---|
| IDT71V65803S133BGG8 | IC SRAM 9MBIT 133MHZ 119BGA |
| MPC8270ZUUPEA | IC MPU POWERQUICC II 480-TBGA |
| IDT71V65803S133BG8 | IC SRAM 9MBIT 133MHZ 119BGA |
| MPC860PCZQ66D4 | IC MPU PWRQUICC 66MHZ 357-PBGA |
| IDT71V65803S100BGG8 | IC SRAM 9MBIT 100MHZ 119BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68EC060RC66 | 功能描述:微处理器 - MPU 32B W/ CACHE RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68EC060RC75 | 功能描述:微处理器 - MPU 32B W/ CACHE RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68EC060ZU50 | 功能描述:IC MPU 68K 50MHZ 304-TBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M680x0 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA，FCBGA 供应商设备封装:783-FCPBGA（29x29） 包装:托盘 |
| MC68EC060ZU66 | 功能描述:微处理器 - MPU 32B W/ CACHE RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68EC060ZU75 | 功能描述:微处理器 - MPU 32B W/ CACHE RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
发布紧急采购，3分钟左右您将得到回复。