参数资料
型号: ST7267C8T1/XXX
厂商: STMICROELECTRONICS
元件分类: 微控制器/微处理器
英文描述: 16-BIT, MROM, 30 MHz, RISC MICROCONTROLLER, PQFP48
封装: 7 X 7 MM, LEAD FREE, TQFP-48
文件页数: 53/189页
文件大小: 1643K
代理商: ST7267C8T1/XXX
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页
ST7267C8 ST7267R8
146/189
MSCI PARALLEL INTERFACE (Cont’d)
17.4.2 Examples for input mode
Once the parallel interface configured and started,
the communication begins. If the double buffer is
read by the MSCI software (through the FIFO)
faster than the data is received from the I/Os, the
communication will be continuous during the com-
plete packet. If the two buffers become full during
a communication, inactive states will be inserted to
wait until the buffer is ready. During these inactive
states, the control lines are frozen at the CLDV
(Control Lines Default Value) level.
The data ports used are not forced to input mode
by the parallel interface. They must be configured
in input mode by the MSCI I/O controller (and by
the ST7 I/O Controller) to let an external device
drive them.
Figure 62. Examples: input mode with F=010; CSS=010; CP=1; CLDV=1
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
CLDV=1
CP=1
sync device
async device
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
CTRL signal port
DATA ports
data output
data sampling if ROE=1
data sampling if ROE=0
If the device is synchronous and outputs data after the falling
edge, the ROE can be reset to sample at the end of
the control signal cycle if setup time can be guaranteed.
If the device is asynchronous and data is output only when
control signal is low, the ROE bit must be set to sample
data on the rising edge of the control signal. (data output time
If setup time can not be guaranteed, then the ROE bit must
be set (data output time of the external device must
be shorter than the low level time on control line)
of the external device must be shorter than the low level time
on control line)
Note: If CP=0 configuration is selected (falling edge generated) only the control signal generation will be
modified. This means that data will be sampled on the falling edge of the control signal if ROE=1 or at
the end of the control signal if ROE=0.
相关PDF资料
PDF描述
ST72774S9T1/XXX 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP44
ST72E734J6D0 8-BIT, UVPROM, 8 MHz, MICROCONTROLLER, CDIP42
ST72T774S9T1 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP44
ST7294C6B6 8-BIT, MROM, 4 MHz, MICROCONTROLLER, PDIP28
ST72T94C6M6 8-BIT, OTPROM, MICROCONTROLLER, PDSO28
相关代理商/技术参数
参数描述
ST72681/R12 制造商:STMicroelectronics 功能描述:CONTROLLER FOR HIGH-PERFORMANCE BUS-POWERED USB 2.0 FLASH DR - Trays
ST72681/S13 制造商:STMicroelectronics 功能描述:CONTROLLER FOR HIGH-PERFORMANCE - Trays
ST7271 制造商:Panasonic Industrial Company 功能描述:IC
ST7271N5B1-CLF 制造商:STMicroelectronics 功能描述:
ST727X4-EMU2B 制造商:STMicroelectronics 功能描述:REALTIME EMULATOR BOARD - Bulk