参数资料
型号: ST7267C8T1/XXX
厂商: STMICROELECTRONICS
元件分类: 微控制器/微处理器
英文描述: 16-BIT, MROM, 30 MHz, RISC MICROCONTROLLER, PQFP48
封装: 7 X 7 MM, LEAD FREE, TQFP-48
文件页数: 65/189页
文件大小: 1643K
代理商: ST7267C8T1/XXX
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页当前第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页
ST7267C8 ST7267R8
157/189
MSCI PARALLEL INTERFACE (Cont’d)
PARALLEL INTERFACE STATUS REGISTER (PSR)
Read
Reset Value: 0000 0000 0000 1101 (000Dh)
Bit 15:7 = Reserved
Bit 6 = RDPE RS Decoder Protocol Error.
This bit is set by hardware when data are sent to
RS Decoder when it is not ready. MSCI must re-
ceive a soft reset to restart the RS decoder in a
correct state. (Can be used for debug)
0: No RS protocol error
1: RS protocol error detected
Bit 5 = E2R ECC2 ready.
This bit is set by hardware when the ECC2 line
parity and column parity are updated and reset by
hardware when a new start is generated by writing
’1’ in bit 15 of the PCR1 register.
0: ECC2 not ready
1: ECC2 ready
Bit 4 = E1R ECC1 ready.
This bit is set by hardware when the ECC1 line
parity and column parity are updated and cleared
by hardware when a new start is generated by
writing a 1 in bit 15 of the PCR1 register.
0: ECC1 not ready
1: ECC1 ready
Bit 3 = LBF Last Byte of FIFO.
In output mode, this bit is set by hardware when
the total number of bytes written in the FIFO is
equal to the number of bytes to be sent. In input
mode it is set by hardware when the total number
of bytes read from the FIFO is equal to the expect-
ed number of bytes. In both modes, it is reset by
hardware when a new start pulse is generated by
writing a 1 in bit 15 of the PCR1 register.
0: Last byte of the FIFO not read/written
1: Last byte of the FIFO read/written
Bit 2 = EOC End Of Communication.
This bit is set by hardware when the parallel inter-
face communication is over and reset by software
when a new start is generated by writing ’1’ in bit
15 of the PCR1 register.
0: Communication is on going.
1: Communication is over.
Bit 1 = FF FIFO full.
This bit is set and cleared by hardware.
0: FIFO not full
1: FIFO full
Bit 0 = FE FIFO empty.
This bit is set and cleared by hardware.
0: FIFO not empty
1: FIFO empty
Note: The E2R and E1R flags are not reset imme-
diately by the start but 4 MSCI clock cycles after.
ECC1 LINE PARITY (ELP1)
Read
Reset Value: 1111 1111 1111 1111 (FFFFh)
Bit 15:0 = LP[15:0] Line Parity.
ECC1 Line parity bits These bits are set by hard-
ware and reset when a new start is generated by
writing ’1’ in bit 15 of the PCR1 register.
15
8
7
0
000
RDPE
E2R
E1R
LBF
EOC
FF
FE
15
8
7
0
LP15
LP14
LP13
LP12
LP11
LP10
LP9
LP8
LP7
LP6
LP5
LP4
LP3
LP2
LP1
LP0
相关PDF资料
PDF描述
ST72774S9T1/XXX 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP44
ST72E734J6D0 8-BIT, UVPROM, 8 MHz, MICROCONTROLLER, CDIP42
ST72T774S9T1 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP44
ST7294C6B6 8-BIT, MROM, 4 MHz, MICROCONTROLLER, PDIP28
ST72T94C6M6 8-BIT, OTPROM, MICROCONTROLLER, PDSO28
相关代理商/技术参数
参数描述
ST72681/R12 制造商:STMicroelectronics 功能描述:CONTROLLER FOR HIGH-PERFORMANCE BUS-POWERED USB 2.0 FLASH DR - Trays
ST72681/S13 制造商:STMicroelectronics 功能描述:CONTROLLER FOR HIGH-PERFORMANCE - Trays
ST7271 制造商:Panasonic Industrial Company 功能描述:IC
ST7271N5B1-CLF 制造商:STMicroelectronics 功能描述:
ST727X4-EMU2B 制造商:STMicroelectronics 功能描述:REALTIME EMULATOR BOARD - Bulk