- 您现在的位置：买卖IC网 > PDF目录382636 > TMX20F2810PBKAEP (Texas Instruments, Inc.) Digital Signal Processors PDF资料下载
参数资料
| 型号： | TMX20F2810PBKAEP |
| 厂商： | Texas Instruments, Inc. |
| 元件分类： | 数字信号处理 |
| 英文描述： | Digital Signal Processors |
| 中文描述： | 数字信号处理器 |
| 文件页数： | 100/159页 |
| 文件大小： | 2084K |
| 代理商： | TMX20F2810PBKAEP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页当前第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页
Electrical Specifications
100
March 2004 Revised October 2004
SGUS051A
6.14.2
Output Clock Characteristics
Table 68. XCLKOUT Switching Characteristics (PLL Bypassed or Enabled)
No.
PARAMETER
MIN
6.67§
TYP
MAX
UNIT
C1
tc(XCO)
tf(XCO)
tr(XCO)
tw(XCOL)
tw(XCOH)
tp
Cycle time, XCLKOUT
ns
C3
Fall time, XCLKOUT
2
ns
C4
Rise time, XCLKOUT
2
ns
C5
Pulse duration, XCLKOUT low
H2
H+2
ns
C6
Pulse duration, XCLKOUT high
PLL lock time
H2
H+2
ns
C7
131072tc(CI)
ns
A load of 40 pF is assumed for these parameters.
H = 0.5tc(XCO)
§The PLL must be used for maximum frequency operation.
This parameter has changed from 4096 XCLKIN cycles in the earlier revisions of the silicon.
C4
C3
XCLKOUT
(see Note B)
XCLKIN
C5
C9
C10
C1
C8
C6
(see Note A)
NOTES: A. The relationship of XCLKIN to XCLKOUT depends on the divide factor chosen. The waveform relationship shown in Figure 68 is
intended to illustrate the timing parameters only and may differ based on configuration.
B. XCLKOUT configured to reflect SYSCLKOUT.
Figure 68. Clock Timing
6.15
Reset Timing
Table 69. Reset (XRS) Timing Requirements
MIN
NOM
MAX
UNIT
tw(RSL1)
Pulse duration, stable XCLKIN to XRS high
8tc(CI)
8tc(CI)
cycles
tw(RSL2)
Pulse duration, XRS low
Warm reset
cycles
WD-initiated reset
512tc(CI)
512tc(CI)
32tc(CI)
tw(WDRS)
td(EX)
tOSCST
Pulse duration, reset pulse generated by watchdog
cycles
Delay time, address/data valid after XRS high
cycles
Oscillator start-up time
1
10
ms
tsu(XPLLDIS)
Setup time for XPLLDIS pin
16tc(CI)
cycles
th(XPLLDIS)
Hold time for XPLLDIS pin
16tc(CI)
cycles
th(XMP/MC)
Hold time for XMP/MC pin
16tc(CI)
2520tc(CI)§
cycles
th(boot-mode)
If external oscillator/clock source are used, reset time has to be low at least for 1 ms after VDD reaches 1.5 V.
Dependent on crystal/resonator and board design.
§The boot ROM reads the password locations. Therefore, this timing requirement includes the wakeup time for flash. See the
TMS320F28x Boot
ROM Reference Guide
(literature number SPRU095) and
TMS320F28x System Control and Interrupts Reference Guide
(literature number
SPRU078) for further information.
Hold time for boot-mode pins
cycles
相关PDF资料 |
PDF描述 |
|---|---|
| TMS320LC2404APGA | DSP CONTROLLERS |
| TMP320LC2401APAGA | DSP CONTROLLERS |
| TMP320LC2401APAGS | DSP CONTROLLERS |
| TMP320LC2401APGA | DSP CONTROLLERS |
| TMP320LC2401APGEA | DSP CONTROLLERS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMX320C14FNL | 制造商:未知厂家 制造商全称:未知厂家 功能描述:16-Bit Digital Signal Processor |
| TMX320C16PGL | 制造商:未知厂家 制造商全称:未知厂家 功能描述:16-Bit Digital Signal Processor |
| TMX320C26FNL | 制造商:未知厂家 制造商全称:未知厂家 功能描述:16-Bit Digital Signal Processor |
| TMX320C2811GHHA | 制造商:TI 制造商全称:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320C2811GHHQ | 制造商:TI 制造商全称:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
发布紧急采购，3分钟左右您将得到回复。