- 您现在的位置：买卖IC网 > PDF目录382636 > TMX20F2810PBKAEP (Texas Instruments, Inc.) Digital Signal Processors PDF资料下载
参数资料
| 型号： | TMX20F2810PBKAEP |
| 厂商： | Texas Instruments, Inc. |
| 元件分类： | 数字信号处理 |
| 英文描述： | Digital Signal Processors |
| 中文描述： | 数字信号处理器 |
| 文件页数： | 98/159页 |
| 文件大小： | 2084K |
| 代理商： | TMX20F2810PBKAEP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页当前第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页
Electrical Specifications
98
March 2004 Revised October 2004
SGUS051A
6.13
Device Clock Table
This section provides the timing requirements and switching characteristics for the various clock options
available on the F281x and C281x DSPs. Table 63 lists the cycle times of various clocks.
Table 63. 320F281x and 320C281x Clock Table and Nomenclature
MIN
28.6
NOM
MAX
UNIT
ns
On-chip oscillator clock
tc(OSC), Cycle time
Frequency
50
20
35
MHz
XCLKIN
tc(CI), Cycle time
Frequency
6.67
250
ns
4
150
MHz
SYSCLKOUT
tc(SCO), Cycle time
Frequency
6.67
500
ns
2
150
MHz
XCLKOUT
tc(XCO), Cycle time
Frequency
6.67
2000
ns
0.5
150
MHz
HSPCLK
tc(HCO), Cycle time
Frequency
6.67
13.3
75
26.6
37.5
ns
150
MHz
LSPCLK
tc(LCO), Cycle time
Frequency
tc(ADCCLK), Cycle time
Frequency
13.3
ns
75
MHz
ADC clock
40
ns
25
MHz
SPI clock
tc(SPC), Cycle time
Frequency
50
ns
20
MHz
McBSP
tc(CKG), Cycle time
Frequency
50
ns
20
MHz
XTIMCLK
tc(XTIM), Cycle time
Frequency
6.67
ns
150
MHz
The maximum value for ADCCLK frequency is 25 MHz. For SYSCLKOUT values of 25 MHz or lower, ADCCLK has to be SYSCLKOUT/2 or lower.
ADCCLK = SYSCLKOUT is not a valid mode for any value of SYSCLKOUT.
This is the default reset value if SYSCLKOUT = 150 MHz.
6.14
Clock Requirements and Characteristics
6.14.1
Input Clock Requirements
The clock provided at the XCLKIN pin generates the internal CPU clock cycle.
Table 64. Input Clock Frequency
PARAMETER
MIN
20
TYP
MAX
UNIT
Resonator
35
fx
Input clock frequency
Crystal
20
35
MHz
XCLKIN
4
150
fl
Limp mode clock frequency
2
MHz
相关PDF资料 |
PDF描述 |
|---|---|
| TMS320LC2404APGA | DSP CONTROLLERS |
| TMP320LC2401APAGA | DSP CONTROLLERS |
| TMP320LC2401APAGS | DSP CONTROLLERS |
| TMP320LC2401APGA | DSP CONTROLLERS |
| TMP320LC2401APGEA | DSP CONTROLLERS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMX320C14FNL | 制造商:未知厂家 制造商全称:未知厂家 功能描述:16-Bit Digital Signal Processor |
| TMX320C16PGL | 制造商:未知厂家 制造商全称:未知厂家 功能描述:16-Bit Digital Signal Processor |
| TMX320C26FNL | 制造商:未知厂家 制造商全称:未知厂家 功能描述:16-Bit Digital Signal Processor |
| TMX320C2811GHHA | 制造商:TI 制造商全称:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320C2811GHHQ | 制造商:TI 制造商全称:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
发布紧急采购，3分钟左右您将得到回复。