- 您现在的位置：买卖IC网 > PDF目录68583 > WJLXT388LEB2 (CORTINA SYSTEMS INC) DATACOM, PCM TRANSCEIVER, PQFP100 PDF资料下载
参数资料
| 型号： | WJLXT388LEB2 |
| 厂商： | CORTINA SYSTEMS INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | DATACOM, PCM TRANSCEIVER, PQFP100 |
| 封装： | 14 X 14MM, ROHS COMPLIANT, LQFP-100 |
| 文件页数： | 38/80页 |
| 文件大小： | 1017K |
| 代理商： | WJLXT388LEB2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页当前第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页
Dual T1/E1/J1 Transceiver — Intel
LXT388
Datasheet
43
Table 24. Digital Loopback Register, DL (0CH)
Bit1
Name
Function2
3-0
DL3-DL0
Setting a bit to “1” enables digital loopback for the respective channel.
1. On power up all register bits are set to “0”.
2. During digital loopback LOS and TAOS stay active and independent of TCLK, while data received on TPOS/TNEG/TCKLK is
looped back to RPOS/RNEG/RCLK.
Table 25. LOS/AIS Criteria Register, LCS (0DH)
Bit
1
Name
Function
2
3-0
LCS3-LCS01
T1 Mode
2
Don’t care. T1.231 compliant LOS/AIS detection is used.
E1 Mode
Setting a bit to “1” selects the ETS1 300233 LOS. Setting a bit to “0” selects G.775 LOS
mode. AIS works correctly for both ETSI and ITU when the bit is cleared to “0”. See
errata revision 10.3 or higher for a way to implement ETSI LOS and AIS.
1. On power-on reset the register is set to “0”.
2. T1 or E1 operation mode is determined by the PSDR settings.
Table 26. Automatic TAOS Select Register, ATS (0EH)
Bit1
Name
Function
1-0
ATS1-ATS0
Setting a bit to “1” enables automatic TAOS generation whenever a LOS condition is
detected in the respective transceiver.
7-2
-
Write “0” to these positions for normal operation.
1. On power-on reset the register is set to “0”.This feature is not available in data recovery and line driver mode (MCLK= High
and TCLK = High)
Table 27. Global Control Register, GCR (0FH)
Bit1
Name
Function
0
JASEL0
These bits determine the jitter attenuator position.
1
JASEL1
2JACF
This bit determines the jitter attenuator low limit 3dB corner frequency. Refer to the Jitter
Attenuator specifications for details (Table 46 on page 59).
3FIFO64
This bit determines the jitter attenuator FIFO depth:
0 = 32 bit
1 = 64 bit
1. On power-on reset the register is set to “0”.
JASEL0
JASEL1
JA Position
1
0
Transmit Path
11
Receive Path
0
x
Disabled
相关PDF资料 |
PDF描述 |
|---|---|
| WJLXT901ALCA4 | DATACOM, ETHERNET TRANSCEIVER, PQFP64 |
| WJLXT907ALCA4 | DATACOM, ETHERNET TRANSCEIVER, PQFP64 |
| WJLXT901ALCA4 | DATACOM, ETHERNET TRANSCEIVER, PQFP64 |
| WJLXT907ALCA4 | DATACOM, ETHERNET TRANSCEIVER, PQFP64 |
| WJLXT905LC.C2 | DATACOM, ETHERNET TRANSCEIVER, PQFP32 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| WJLXT6155LE.B5 | 制造商:Intel 功能描述:SONET/SDH/ATM Transceiver 1TX 1RX 64-Pin LQFP |
| WJLXT6155LE.B5-866255 | 功能描述:TXRX SDH/SONET/ATM HS 64-LQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:50 系列:- 类型:收发器 驱动器/接收器数:1/1 规程:RS422，RS485 电源电压:4.75 V ~ 5.25 V 安装类型:通孔 封装/外壳:8-DIP（0.300"，7.62mm） 供应商设备封装:8-PDIP 包装:管件 产品目录页面:1402 (CN2011-ZH PDF) |
| WJLXT6155LE.B5-866256 | 制造商:Cortina Systems Inc 功能描述:SONET/SDH/ATM Transceiver 1TX 1RX 64-Pin LQFP T/R |
| WJLXT901ALC.A4 | 功能描述:IC 10BASE-T/AUI TXCVR 64-LQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:1,000 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-SOIC（0.295"，7.50mm 宽） 供应商设备封装:16-SOIC 包装:带卷 (TR) |
| WJLXT901ALC.A4-865823 | 制造商:Cortina Systems Inc 功能描述:LXT901A UNIVERSAL ETHERNET TRA |
发布紧急采购，3分钟左右您将得到回复。