- 您现在的位置：买卖IC网 > PDF目录16836 > AD9549A/PCBZ (Analog Devices Inc)BOARD EVALUATION FOR AD9549A PDF资料下载
参数资料
| 型号： | AD9549A/PCBZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 43/76页 |
| 文件大小： | 0K |
| 描述： | BOARD EVALUATION FOR AD9549A |
| 设计资源： | AD9549 Schematics AD9549 Gerber Files |
| 标准包装： | 1 |
| 主要目的： | 计时，时钟发生器 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | AD9549A |
| 主要属性： | 8 kHz ~ 750 MHz 输入 |
| 次要属性： | 差分输出 |
| 已供物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页当前第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页
AD9549
Rev. D | Page 48 of 76
I/O REGISTER MAP
All address and bit locations that are left blank in Table 13 are unused. Accessing reserved registers should be avoided. In cases where
some of the bits in register are reserved, the user can rely on the default value in the I/O register map and write the same value back to the
reserved bits in that register.
Table 13.
Addr
(Hex)
Type1
Name
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
BIt 2
Bit 1
Bit 0
Default
(Hex)
Serial port configuration and part identification
0x0000
Serial
config.
SDO
active
LSB first
(buffered)
Soft
reset
Long
inst.
Long
inst.
Soft reset
LSB first
(buffered)
SDO active
0x18
0x0001
Reserved
0x0002
RO
Part ID
0x82
0x0003
RO
0x09
0x0004
Serial
options
Read buffer
register
0x00
0x0005
AC
Register
update
0x00
Power-down and reset
0x0010
Power-
down and
enable
PD HSTL
driver
Enable
CMOS
driver
Enable
output
doubler
PD
SYSCLK
PLL
PD REFA
PD REFB
Full PD
Digital PD
0x00
0x0011
Reserved
0x0012
M, AC
Reset
History
reset
IRQ
reset
FPFD
reset
CPFD
reset
LF reset
CCI reset
DDS reset
0x00
0x0013
M
PD fund
DDS
S-div/2
reset
R-div/2
reset
S-divider
reset
R-divider
reset
0x00
System clock
0x0020
N-divider
N-divider, Bits[4:0]
0x12
0x0021
Reserved
0x0022
PLL
parameters
VCO auto
range
2×
reference
VCO range
Charge pump current,
Bits[1:0]
0x04
0x0023
PFD
divider
PFD divider, Bits[3:0]
(relationship between SYSCLK and PFD clock)
0x05
DPLL
0x0100
M
PLL
control
Reserved
Single-
tone
mode
Disable
freq.
estimator
Enable
freq.
slew
limiter
Reserved
Loop
polarity
Close loop
0x30
0x0101
R-divider
R-divider, Bits[15:0]
0x00
0x0102
0x00
0x0103
Falling
edge
triggered
Reserved
R-divider/2
0x00
0x0104
S-divider
S-divider, Bits[15:0]
0x00
0x0105
0x00
0x0106
Falling
edge
triggered
Reserved
S-divider/2
0x00
0x0107
M
P-divider
P-divider, Bits[4:0]
0x05
相关PDF资料 |
PDF描述 |
|---|---|
| ESC05DRTS-S734 | CONN EDGECARD 10POS DIP .100 SLD |
| MAX6250BEPA+ | IC VREF SERIES BURIED ZNR 8-PDIP |
| MAX6133A30+T | IC VREF SERIES PREC 3V 8-UMAX |
| MAX6133A41+T | IC VREF SERIES PREC 4.096V 8UMAX |
| MAX6133A50+T | IC VREF SERIES PREC 5V 8-UMAX |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9549BCPZ | 制造商:Analog Devices 功能描述: |
| AD9549BCPZ-REEL7 | 制造商:Analog Devices 功能描述:PLL CLOCK SYNTHESIZER SGL 64LFCSP EP - Tape and Reel |
| AD9549BCPZ-TR | 制造商:Analog Devices 功能描述:650MHZ DDS CLK GEN W/SYNCH REEL - Tape and Reel |
| AD9549XCPZ | 制造商:AD 制造商全称:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer |
| AD9550 | 制造商:AD 制造商全称:Analog Devices 功能描述:Integer-N Clock Translator for Wireline Communications |
发布紧急采购，3分钟左右您将得到回复。