- 您现在的位置：买卖IC网 > PDF目录69018 > MB-91110PMT2 32-BIT, MROM, 50 MHz, RISC MICROCONTROLLER, PQFP144 PDF资料下载
参数资料
| 型号： | MB-91110PMT2 |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, MROM, 50 MHz, RISC MICROCONTROLLER, PQFP144 |
| 封装： | 20 X 20 MM, 0.50 MM PITCH, PLASTIC, LQFP-144 |
| 文件页数： | 13/452页 |
| 文件大小： | 6219K |
| 代理商： | MB-91110PMT2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页当前第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页
vii
CONTENTS
CHAPTER 1
OUTLINE OF MB91110 ................................................................................ 1
1.1
Features of MB91110 ............................................................................................................................ 2
1.2
Models of MB91110 ............................................................................................................................... 6
1.3
Block Diagram of MB91110 ................................................................................................................... 7
1.4
Outside Dimension Drawing .................................................................................................................. 8
1.5
Pin Arrangement Diagram ..................................................................................................................... 9
1.6
Explanations of the Pin Functions ....................................................................................................... 10
1.7
I/O Circuit Types .................................................................................................................................. 17
CHAPTER 2
DEVICE HANDLING NOTES ...................................................................... 21
2.1
Device Handling Notes ........................................................................................................................ 22
CHAPTER 3
CPU ............................................................................................................. 25
3.1
Memory Space ..................................................................................................................................... 26
3.2
CPU Architecture ................................................................................................................................. 28
3.3
Instruction Cache ................................................................................................................................. 31
3.3.1
Instruction Cache Control Register (ICHCR) .................................................................................. 35
3.3.2
Status in Each Operation Mode ...................................................................................................... 37
3.3.3
Instruction Cache Setting Method .................................................................................................. 39
3.4
Dedicated Registers ............................................................................................................................ 42
3.4.1
Program Status Register (PS) ........................................................................................................ 44
3.5
General-purpose Registers ................................................................................................................. 47
3.6
Data Structure ...................................................................................................................................... 48
3.7
Word Alignment ................................................................................................................................... 49
3.8
Memory Mapping ................................................................................................................................. 50
3.9
Outline of Instructions .......................................................................................................................... 52
3.9.1
Branch Instruction with Delay Slot .................................................................................................. 54
3.9.2
Branch Instruction with No Delay Slot ............................................................................................ 57
3.10 Exception, Interrupt, and Trap (EIT) .................................................................................................... 58
3.10.1 EIT Interrupt Level .......................................................................................................................... 60
3.10.2 Interrupt Control Register (ICR) ...................................................................................................... 62
3.10.3 System Stack Pointer (SSP) ........................................................................................................... 63
3.10.4 Interrupt Stack ................................................................................................................................ 64
3.10.5 Table Base Register (TBR) ............................................................................................................ 65
3.10.6 EIT vector table .............................................................................................................................. 66
3.10.7 Multi-EIT Processing ...................................................................................................................... 68
3.10.8 EIT Processing ............................................................................................................................... 70
3.11 Reset Sequence .................................................................................................................................. 73
3.12 Clock .................................................................................................................................................... 74
3.12.1 Reset Source Register (RSRR) and Watchdog Cycle Control Register (WTCR) .......................... 76
3.12.2 Timebase Timer Clear Register (CTBR) ........................................................................................ 78
3.12.3 Gear Control Register (GCR) ......................................................................................................... 79
3.12.4
Watchdog Reset Defer Register (WPR) ........................................................................................ 82
3.12.5 DMA Request Suppression Register (PDRR) ................................................................................ 83
相关PDF资料 |
PDF描述 |
|---|---|
| MB86602CPF | SCSI BUS CONTROLLER, PQFP100 |
| MB86604LPFV | SCSI BUS CONTROLLER, PQFP100 |
| MB86605PMT | SCSI BUS CONTROLLER, PQFP144 |
| MB86606PMT | SCSI BUS CONTROLLER, PQFP144 |
| MB86612 | 2 CHANNEL(S), 98.304M bps, SERIAL COMM CONTROLLER, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MB911110PMT2 | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-Bit RISC Microcontroller |
| MB91121 | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-bit RISC Microcontroller |
| MB91121PFV | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-bit RISC Microcontroller CMOS |
| MB91133 | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-Bit RISC Microcontroller |
| MB91133PBT | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-Bit RISC Microcontroller |
发布紧急采购，3分钟左右您将得到回复。