- 您现在的位置：买卖IC网 > PDF目录69018 > MB-91110PMT2 32-BIT, MROM, 50 MHz, RISC MICROCONTROLLER, PQFP144 PDF资料下载
参数资料
| 型号： | MB-91110PMT2 |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, MROM, 50 MHz, RISC MICROCONTROLLER, PQFP144 |
| 封装： | 20 X 20 MM, 0.50 MM PITCH, PLASTIC, LQFP-144 |
| 文件页数： | 24/452页 |
| 文件大小： | 6219K |
| 代理商： | MB-91110PMT2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页当前第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页
viii
3.12.6 PLL Control Register (PCTR) ........................................................................................................ 84
3.12.7 Watchdog Function ........................................................................................................................ 85
3.12.8 Gear Function ................................................................................................................................ 87
3.12.9 Reset Source Hold Function .......................................................................................................... 90
3.12.10 DMA Suppression Function ........................................................................................................... 92
3.12.11 Clock Doubler Function ................................................................................................................. 94
3.12.12 Example of PLL Clock Setting ....................................................................................................... 96
3.13 Low-power Consumption .................................................................................................................. 100
3.13.1 Standby Control Register (STCR) ................................................................................................ 102
3.13.2 Stop Status .................................................................................................................................. 103
3.13.3 Sleep Status ................................................................................................................................ 106
3.13.4 Status Transition in Low-power Consumption Mode ................................................................... 108
3.14 Memory Access Modes ..................................................................................................................... 109
CHAPTER 4
BUS INTERFACE ..................................................................................... 113
4.1
Outline of the Bus Interface .............................................................................................................. 114
4.2
Block Diagram of the Bus Interface .................................................................................................. 117
4.3
Bus Interface Registers ..................................................................................................................... 118
4.3.1
Area Selection Register (ASR) and Area Mask Register (AMR) ................................................. 119
4.3.2
Area Mode Register 0 (AMD0) ..................................................................................................... 122
4.3.3
Area Mode Register 1 (AMD1) ..................................................................................................... 124
4.3.4
Area Mode Register 32 (AMD32) ................................................................................................. 125
4.3.5
Area Mode Register 4 (AMD4) ..................................................................................................... 126
4.3.6
Area Mode Register 5 (AMD5) ..................................................................................................... 127
4.3.7
DRAM Control Registers 4 and 5 (DMCR4 and DMCR5) ............................................................ 128
4.3.8
Refresh Control Register (RFCR) ................................................................................................ 131
4.3.9
External Pin Control Register 0 (EPCR0) .................................................................................... 133
4.3.10 External Pin Control Register 1 (EPCR1) .................................................................................... 135
4.3.11 DRAM Signal Control Register (DSCR) ....................................................................................... 136
4.3.12 Little Endian Register (LER) ........................................................................................................ 138
4.4
Bus Operations ................................................................................................................................. 139
4.4.1
Relationships between Data Bus Widths and Control Signals ..................................................... 140
4.4.2
Big-endian Bus Access ................................................................................................................ 142
4.4.3
Little-endian Bus Access ............................................................................................................. 148
4.4.4
Comparison of External Accesses in Big and Little Endian Modes ............................................. 152
4.4.5
DRAM Connection ....................................................................................................................... 156
4.5
Bus Timing ........................................................................................................................................ 160
4.5.1
Basic Read Cycle ........................................................................................................................ 163
4.5.2
Basic Write Cycle ......................................................................................................................... 165
4.5.3
Read Cycle in Each Mode ........................................................................................................... 167
4.5.4
Write Cycle In Each Mode ........................................................................................................... 169
4.5.5
Read-write Cycle ......................................................................................................................... 171
4.5.6
Automatic Wait Cycle ................................................................................................................... 172
4.5.7
External Wait Cycle ..................................................................................................................... 173
4.5.8
Ordinary DRAM Interface Read Cycle ......................................................................................... 174
4.5.9
Ordinary DRAM Interface Write Cycle ......................................................................................... 176
4.5.10 Ordinary DRAM Read Cycle ........................................................................................................ 178
4.5.11 Ordinary DRAM Write Cycle ........................................................................................................ 180
4.5.12 Automatic Wait Cycle in the Ordinary DRAM Interface ................................................................ 182
相关PDF资料 |
PDF描述 |
|---|---|
| MB86602CPF | SCSI BUS CONTROLLER, PQFP100 |
| MB86604LPFV | SCSI BUS CONTROLLER, PQFP100 |
| MB86605PMT | SCSI BUS CONTROLLER, PQFP144 |
| MB86606PMT | SCSI BUS CONTROLLER, PQFP144 |
| MB86612 | 2 CHANNEL(S), 98.304M bps, SERIAL COMM CONTROLLER, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MB911110PMT2 | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-Bit RISC Microcontroller |
| MB91121 | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-bit RISC Microcontroller |
| MB91121PFV | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-bit RISC Microcontroller CMOS |
| MB91133 | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-Bit RISC Microcontroller |
| MB91133PBT | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-Bit RISC Microcontroller |
发布紧急采购，3分钟左右您将得到回复。