- 您现在的位置：买卖IC网 > PDF目录69018 > MB-91110PMT2 32-BIT, MROM, 50 MHz, RISC MICROCONTROLLER, PQFP144 PDF资料下载
参数资料
| 型号： | MB-91110PMT2 |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, MROM, 50 MHz, RISC MICROCONTROLLER, PQFP144 |
| 封装： | 20 X 20 MM, 0.50 MM PITCH, PLASTIC, LQFP-144 |
| 文件页数： | 408/452页 |
| 文件大小： | 6219K |
| 代理商： | MB-91110PMT2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页当前第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页
35
3.3 Instruction Cache
3.3.1
Instruction Cache Control Register (ICHCR)
The instruction cache control register (ICHCR) controls the instruction cache
operation, Writing this register does not affect the caching of an instruction fetched
within three cycles.
s Instruction Cache Control Register (ICHCR)
The instruction cache control register (ICHCR) is shared between ways 1 and 2.
Figure 3.3-3 Instruction Cache Control Register (ICHCR)
Bit 5: Global Lock (GBLK)
All the current entries are locked in cache.
When the bit value is 1, valid entries in cache are not updated at a cache miss.
However, an invalid sub-block is updated. The instruction data fetch operation is the same
as when the current entries are not locked.
Even when the global lock is on, one cycle is spent for a penalty at a cache miss.
Bit 4: Auto Lock Fil (ALFL)
A lock attempt on entries already locked sets this bit to 1.
If entry update is attempted on entries already locked in the entry auto lock status, new
entries are not locked in cache as intended by the user. This bit is referenced for debugging
this kind of program.
Writing 0 clears this bit.
Bit 3: Entry Auto Lock (EOLK)
This bit enables or disables auto locking for each entry in the instruction cache.
If entry access ends in a miss when this bit is 1, the entry lock bit in the cache tag is set to 1
by hardware to lock the entry. The entry once locked will not be updated even in the case of
a cache miss.
However, an invalid sub-block is updated. For secure locking, set this bit after flashing.
Bit 2: Entry Unlock (ELKR)
This bit clears the Entry Lock bit in all cache tags. When this bit is set to 1, the Entry Lock bit
is cleared to 0 in all cache tags at the next cycle. However, the contents of this bit are held
for one clock cycle only. For the second or later clock cycle, this bit is cleared.
07
06
05
04
03
02
01
00
Initial value Access
Address :
0000
GBLK ALFL
EOLK ELKR FLSH ENAB
--000000
Global lock
Auto lock fail
Entry auto lock
Entry unlock
Flash
Enable
H
相关PDF资料 |
PDF描述 |
|---|---|
| MB86602CPF | SCSI BUS CONTROLLER, PQFP100 |
| MB86604LPFV | SCSI BUS CONTROLLER, PQFP100 |
| MB86605PMT | SCSI BUS CONTROLLER, PQFP144 |
| MB86606PMT | SCSI BUS CONTROLLER, PQFP144 |
| MB86612 | 2 CHANNEL(S), 98.304M bps, SERIAL COMM CONTROLLER, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MB911110PMT2 | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-Bit RISC Microcontroller |
| MB91121 | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-bit RISC Microcontroller |
| MB91121PFV | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-bit RISC Microcontroller CMOS |
| MB91133 | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-Bit RISC Microcontroller |
| MB91133PBT | 制造商:FUJITSU 制造商全称:Fujitsu Component Limited. 功能描述:32-Bit RISC Microcontroller |
发布紧急采购，3分钟左右您将得到回复。