- 您现在的位置：买卖IC网 > PDF目录69028 > MCC68HC711D3 (MOTOROLA INC) 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, UUC PDF资料下载
参数资料
| 型号： | MCC68HC711D3 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, UUC |
| 封装： | DIE |
| 文件页数： | 108/157页 |
| 文件大小： | 2252K |
| 代理商： | MCC68HC711D3 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页当前第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页
Resets, Interrupts, and Low-Power Modes
Data Sheet
MC68HC711D3 — Rev. 2
54
Resets, Interrupts, and Low-Power Modes
MOTOROLA
CR1 and CR0 — COP Timer Rate Selects
The COP system is driven by a constant frequency of E
÷ 215. These two bits
specify an additional divide-by value to arrive at the COP timeout rate. These
bits are cleared during reset and can be written only once during the first 64
E-clock cycles after reset in normal modes. The value of these bits is:
4.3 Interrupts
Excluding reset-type interrupts, there are 17 hardware interrupts and one software
interrupt that can be generated from all the possible sources. These interrupts can
be divided into two categories: maskable and non-maskable. Fifteen of the
interrupts can be masked using the I bit of the condition code register (CCR). All
the on-chip (hardware) interrupts are individually maskable by local control bits.
The software interrupt is non-maskable. The external input to the XIRQ pin is
considered a non-maskable interrupt because it cannot be masked by software
once it is enabled. However, it is masked during reset and upon receipt of an
interrupt at the XIRQ pin. Illegal opcode is also a non-maskable interrupt.
Table 4-2 provides a list of the interrupts with a vector location in memory for each,
as well as the actual condition code and control bits that mask each interrupt.
Figure 4-3 shows the interrupt stacking order.
CR1
CR0
E
÷ 215
Divided By
00
1
01
4
10
16
11
64
Table 4-2. Interrupt and Reset Vector Assignments
Vector
Address
Interrupt Source
CCR
Mask
Local
Mask
$FFC0, $FFC1
↓
$FFD4, $FFD5
Reserved
—
$FFD6, $FFD7
SCI serial system:
SCI transmit complete
SCI transmit data register empty
SCI idle line detect
SCI receiver overrun
SCI receive data register full
I bit
TCIE
TIE
ILIE
RIE
$FFD8, $FFD9
SPI serial transfer complete
I bit
SPIE
$FFDA, $FFDB
Pulse accumulator input edge
I bit
PAII
$FFDC, $FFDD
Pulse accumulator overflow
I bit
PAOVI
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC711D3MP2 | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PDIP40 |
| MC68HC711D3S | 8-BIT, UVPROM, 2.1 MHz, MICROCONTROLLER, CDIP40 |
| MC68HC711D3FN | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQCC44 |
| MC68HC711G5CFN | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQCC84 |
| MC68HC11G7CFN | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQCC84 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MCC68HRC705JP7 | 制造商:Motorola Inc 功能描述: |
| MCC6M10 | 制造商:Thomas & Betts 功能描述:METRIC CU CONNECTOR 6SQMM M10 STUD |
| MCC6M3 | 制造商:Thomas & Betts 功能描述:METRIC CU CONNECTOR 6SQMM M3 STUD |
| MCC6M3.5 | 制造商:Thomas & Betts 功能描述:METRIC CU CONNECTOR 6SQMM 3.5 STUD |
| MCC6M4 | 制造商:Thomas & Betts 功能描述:METRIC CONNECTOR 6SQMM M4 STUD |
发布紧急采购，3分钟左右您将得到回复。