参数资料
型号: PEF22508E
厂商: INFINEON TECHNOLOGIES AG
元件分类: 数字传输电路
英文描述: DATACOM, PCM TRANSCEIVER, PBGA256
封装: 17 X 17 MM, 1 MM PITCH, PLASTIC, LBGA-256
文件页数: 159/193页
文件大小: 10683K
代理商: PEF22508E
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页当前第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页
OctalLIU
TM
PEF 22508 E
Functional Description
Data Sheet
68
Rev. 1.0, 2005-06-02
3.7.9.3
Output Jitter
In the absence of any input jitter the OctalLIU
TM generates the intrinsic output jitter, which is specified in
theTable 20 below.
3.7.10
Dual Receive Elastic Buffer
For jitter attenuation the received data is written into the receive elastic buffer with the recovered clock sourced by
the clock & data recovery and are read out with the de-jittered clock sourced by DCO-R, see Figure 17.
If the receive elastic buffer is read out directly with the recovered receive clock, no jitter attenuation is performed.
If the receive elastic buffer is read out with the receive framer clock FCLKR of the framer interface (FCLKR is
input), the receive elastic buffer performs a clock adoption from the recovered receive clock to FCLKR.
The receive elastic buffer can buffer two data streams so that dual rail mode is possible at the receive framer
interface (RDOP/RDON). In case of single rail mode on the receive framer interface, the bipolar violation signal
BPV is buffered in the same way as the single rail signal and is supported at multi function pin RDON.
The size of the elastic buffer can be configured independently for the receive and transmit direction. Programming
of the receive buffer size is done by DIC1.RBS(1:0), of the transmit buffer size by DIC1.XBS(1:0) see Table 21:
The functions are:
Clock adoption between framer receive clock (FCLKR input) and internally generated route clock (recovered
line clock), see Chapter 3.7.9.
Compensation of input wander and jitter.
Reporting and controlling of slips
Table 20
Output Jitter (E1)
Specification
Measurement Filter Bandwidth
Intrinsic Output Jitter
(UI peak to peak)
Lower Cutoff
Upper Cutoff
ITU-T I.431
20 Hz
100 kHz
< 0.015
700 Hz
100 kHz
< 0.015
ETSI TBR 12
40 Hz
100 kHz
< 0.11
PUB 62411
10 Hz
8 kHz
< 0.015
8 Hz
40 kHz
< 0.015
10 Hz
40 kHz
< 0.015
Broadband
< 0.02
Table 21
Receive (Transmit) Elastic Buffer Modes
DIC1.RBS(1:0) (DIC1.XBS(1:0)) Mode
Frame buffer
size (bits)
Maximum of
wander (UI =
648 ns)
Average delay
after performing
a slip
Slip
Performance
00
10
E1
512
190
256
Yes
T1/J1
396
140
193
01
E1
256
100
128
T1/J1
193
74
96
10
11 (short buffer
mode)
E1
96
38
48
T1/J1
11
00
E1
Bypass of the receive (transmit) elastic buffer
No
T1/J1
Bypass of the receive (transmit) elastic buffer
相关PDF资料
PDF描述
PEF22554E DATACOM, FRAMER, PBGA160
PEF22554HT DATACOM, FRAMER, PQFP144
PES12-42S-N0024
PESD3V3V4UK,132 25 W, UNIDIRECTIONAL, 4 ELEMENT, SILICON, TVS DIODE
PF38F3050L0YUQ3A SPECIALTY MEMORY CIRCUIT, PBGA88
相关代理商/技术参数
参数描述
PEF22508EV1.1-G 功能描述:网络控制器与处理器 IC T/E RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流(最大值):595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
PEF22508EV11G 制造商:Rochester Electronics LLC 功能描述: 制造商:Infineon Technologies AG 功能描述:
PEF22508EV11GXP 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22508EV11GXT 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22509EV1.1 制造商:Infineon Technologies AG 功能描述:SP000205605_T/E ASIC_TY_PB