参数资料
型号: PEF22508E
厂商: INFINEON TECHNOLOGIES AG
元件分类: 数字传输电路
英文描述: DATACOM, PCM TRANSCEIVER, PBGA256
封装: 17 X 17 MM, 1 MM PITCH, PLASTIC, LBGA-256
文件页数: 37/193页
文件大小: 10683K
代理商: PEF22508E
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页当前第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页
Data Sheet
131
Rev. 1.0, 2005-06-02
OctalLIUTM
PEF 22508 E
Register DescriptionGlobal Clock Mode Register 6
Global Clock Mode Register 6
Flexible Clock Mode Settings
If “flexible master clock mode” is used (VFREQ_EN = 1), the according register settings can be calculated as
follows (a windows-based program for automatic calculation is available, see Chapter 8.3. For some of the
standard frequencies see the table below.
1. The master clock MCLK must be in the following frequency range:
1.02 MHz
f
MCLK ≤ 20 MHz
2. Generally the PLL of the master clocking unit includes an input divider with a dividing factor PLL_M +1 and a
feedback divider with a dividing factor 4 x (PLL_N +1). So it generates a clock
f
PLL of about
f
PLL = fMCLK x 4 x (PLL_N +1) / (PLL_M +1) .
3. The selection of PLL_N and PLL_M must be done in the following way:
The PLL frequency
f
PLL must be in the following range:
200 MHz
f
PLL ≤ 300 MHz .
The combinations of the values PLL_M and PLL_M must fulfill the equations:
2 MHz
f
MCLK / (PLL_M +1) ≤ 6 MHz , if PLL_N is in the range 25 to 63.
5 MHz
f
MCLK / (PLL_M +1) ≤ 15 MHz , if PLL_N is in the range 1 to 24.
4. In E1 mode, the selection of PHSN_E1 and PHSX_E1 must be done in such a manner that the frequency for
the receiver
f
RX_E1 has nearly the value 16 x fDATA_E1 x (1 + 100ppm) = 32.7713 MHz:
f
RX_E1 = fPLL / {PHSN_E1 + (PHSX_E1 / 6)} .
In T1/J1 mode, the selection of PHSN_T1 and PHSX_T1 must be done in such a manner that the frequency for
the receiver
f
RX_T1 has nearly the value 16 x fDATA_T1 x (1 + 100ppm) = 24.706 MHz:
f
RX_T1 = fPLL / {PHSN_T1 + (PHSX_T1 / 6)} .
GCM2.PHSDEM, GCM2.PHSDIR, GCM2.PHSDS, PC5.PHDSX and PC5.PHDSR must be left to 0
5. To bring the “characteristic E1 frequency”
f
outE1 exact to 16 x fDATA_E1 = 32.7680 MHz a correction value PHD_E1
is necessary:
PHD_E1 = round (12288 x { [PHSN_E1 + (PHSX_E1 / 6)] - [
f
pll / (16 x fDATA_E1)] }) .
GCM6
Offset
Reset Value
Global Clock Mode Register 6
0097H
00H
Field
Bits
Type
Description
PLL_N
4:0
rw
PLL Dividing Factor N
For details see calculation formulas below and Table 45.
000001B, 1
...........B,
111111B, 63
相关PDF资料
PDF描述
PEF22554E DATACOM, FRAMER, PBGA160
PEF22554HT DATACOM, FRAMER, PQFP144
PES12-42S-N0024
PESD3V3V4UK,132 25 W, UNIDIRECTIONAL, 4 ELEMENT, SILICON, TVS DIODE
PF38F3050L0YUQ3A SPECIALTY MEMORY CIRCUIT, PBGA88
相关代理商/技术参数
参数描述
PEF22508EV1.1-G 功能描述:网络控制器与处理器 IC T/E RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流(最大值):595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
PEF22508EV11G 制造商:Rochester Electronics LLC 功能描述: 制造商:Infineon Technologies AG 功能描述:
PEF22508EV11GXP 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22508EV11GXT 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22509EV1.1 制造商:Infineon Technologies AG 功能描述:SP000205605_T/E ASIC_TY_PB