- 您现在的位置：买卖IC网 > PDF目录296935 > QL1P100-7PUN86C (QUICKLOGIC CORP) FPGA, 640 CLBS, 100000 GATES, PBGA86 PDF资料下载
参数资料
| 型号： | QL1P100-7PUN86C |
| 厂商： | QUICKLOGIC CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| 封装： | 6 X 6 MM, 1.20 MM HEIGHT, 0.50 MM PITCH, LEAD FREE, TFBGA-86 |
| 文件页数： | 20/44页 |
| 文件大小： | 1101K |
| 代理商： | QL1P100-7PUN86C |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页
2010 QuickLogic Corporation
QuickLogic PolarPro Device Data Sheet — 86-Pin TFBGA QL1P100 Rev. G
27
Figure 22: RAM Cell Write Timing
Table 28: RAM Cell Synchronous Read Timing
Symbol
Parameter
Commercial
Industrial
Min.
Max.
Min.
Max.
t
SRA
RA setup time to RCLK: time the READ ADDRESS must
be stable before the active edge of the READ CLOCK
0.29 ns
1.10 ns
0.31 ns
1.28 ns
t
HRA
RA hold time to RCLK: time the READ ADDRESS must
be stable after the active edge of the READ CLOCK
0 ns
0.21 ns
0 ns
0.20 ns
tSRS
RD_SEL setup time to RCLK: time the READ CHIP
SELECT must be stable before the active edge of the
READ CLOCK
0.42 ns
1.10 ns
0.49 ns
1.28 ns
t
HRS
RD_SEL hold time to RCLK: time the READ CHIP
SELECT must be stable after the active edge of the
READ CLOCK
0 ns
0.04 ns
0 ns
0.04 ns
tRCRD
RCLK to RD: time between the active READ CLOCK
edge and the time when the data is available at RD
2.62 ns
5.67 ns
2.69 ns
5.88 ns
t
SWA
t
HWA
t
SWD
t
HWD
t
SWS
t
HWS
WCLK
WA
WD
WD_SEL
t
SWE
t
HWE
WEN
相关PDF资料 |
PDF描述 |
|---|---|
| QL1P100-7PUN86I | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| QL1P100-7PUN86M | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| QL1P100-8PU86C | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| QL1P100-8PU86M | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| QL1P100-8PUN86C | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| QL-1RED | 制造商:Panduit Corp 功能描述: |
| QL-1WHT | 制造商:Panduit Corp 功能描述: |
| QL-1YEL | 制造商:Panduit Corp 功能描述:B-SI |
| QL2003 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:3.3V and 5.0V pASIC-R 2 FPGA Combining Speed, Density, Low Cost and Flexibility |
| QL2003-0PF100C | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA) |
发布紧急采购，3分钟左右您将得到回复。