- 您现在的位置：买卖IC网 > PDF目录297644 > UPD70F3261YGF-JBT-A 32-BIT, FLASH, 32 MHz, MICROCONTROLLER, PQFP100 PDF资料下载
参数资料
| 型号： | UPD70F3261YGF-JBT-A |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, FLASH, 32 MHz, MICROCONTROLLER, PQFP100 |
| 封装： | 14 X 20 MM, PLASTIC, QFP-100 |
| 文件页数： | 118/129页 |
| 文件大小： | 8549K |
| 代理商： | UPD70F3261YGF-JBT-A |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页当前第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页
CHAPTER 3 CPU FUNCTION
User’s Manual U16541EJ5V1UD
89
3.4.7
Programmable peripheral I/O registers
The BPC register is used for programmable peripheral I/O register area selection.
(1) Peripheral I/O area select control register (BPC)
The BPC register can be read or written in 16-bit units.
Reset sets this register to 0000H.
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Address
Default value
BPC PA15
0
PA13 PA12 PA11 PA10 PA09 PA08 PA07 PA06 PA05 PA04 PA03 PA02 PA01 PA00 FFFFF064H
0000H
Bit position
Bit name
Function
Enables/disables usage of programmable peripheral I/O area.
PA15
Usage of programmable peripheral I/O area
0
Usage of programmable peripheral I/O area disabled
1
Usage of programmable peripheral I/O area enabled
15
PA15
13 to 0
PA13 to PA00
Specify an address in programmable peripheral I/O area (corresponding to A27 to A14,
respectively).
Caution
When setting the PA15 bit to 1, be sure to set the BPC register to 8FFBH.
When clearing the PA15 bit to 0, be sure to set the BPC register to 0000H.
For a list of the programmable peripheral I/O register areas, see Table 19-16 Register Access Types.
3.4.8
Special registers
Special registers are registers that are protected from being written with illegal data due to a program hang-up. The
V850ES/SG2 and V850ES/SG2-H have eight and seven special registers, respectively.
Power save control register (PSC)
Clock control register (CKC)
Processor clock control register (PCC)
Clock monitor mode register (CLM)
Reset source flag register (RESF)
Low voltage detection register (LVIM)Note
Internal RAM data status register (RAMS)
On-chip debug mode register (OCDM)
Note
V850ES/SG2 only
In addition, the PRCDM register is provided to protect against a write access to the special registers so that the
application system does not inadvertently stop due to a program hang-up. A write access to the special registers is
made in a specific sequence, and an illegal store operation is reported to the SYS register.
<R>
相关PDF资料 |
PDF描述 |
|---|---|
| UPD780031AYCW(A)-XXX | 8-BIT, MROM, 8.38 MHz, MICROCONTROLLER, PDIP64 |
| UPD780123GB(A1)-XXX-8ET | 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP52 |
| UPD780146GC-XXX-8BT | 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| UPD784216AGC-XXX-8EU | 16-BIT, MROM, 12.5 MHz, MICROCONTROLLER, PQFP100 |
| UPD789304GK-XXX-9ET | 8-BIT, MROM, 5 MHz, MICROCONTROLLER, PQFP64 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| UPD70F3263GC-8EA-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD70F3263HYGC-8EA-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD70F3264YGJ-UEN-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD70F3266YGJ-UEN-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD70F3281YGC-8EA-A | 制造商:Renesas Electronics Corporation 功能描述: |
发布紧急采购，3分钟左右您将得到回复。