- 您现在的位置：买卖IC网 > PDF目录298744 > A42MX24-3VQ100B (Electronic Theatre Controls, Inc.) 40MX and 42MX FPGA Families PDF资料下载
参数资料
| 型号： | A42MX24-3VQ100B |
| 厂商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 40MX and 42MX FPGA Families |
| 中文描述： | 40MX和42MX FPGA系列 |
| 文件页数： | 38/93页 |
| 文件大小： | 854K |
| 代理商： | A42MX24-3VQ100B |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页当前第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页
43
Data Device Corporation
www.ddc-web.com
BU-6474X/6484X/6486X
J-07/05-0
(uncontended access @ 16 MHz)
112
ns
TABLE FOR FIGURE 14. CPU WRITING RAM OR REGISTERS
(SHOWN FOR 16-BIT, BUFFERED, NONZERO WAIT MODE)
3.3V LOGIC
5V LOGIC
@ 16 MHz
t1
SELECT and STRBD low setup time prior to clock rising edge
10
ns
50
t2
SELECT and STRBD low to IOEN low (uncontended access @ 20 MHz)
100
ns
(contended access, with ENHANCED CPU ACCESS = “0” @ 20 MHz)
3.6
s
Time for MEM/REG and RD/WR to become valid following SELECT and STRBD
low (@ 20 MHz)
15
ns
@ 16 MHz
21
ns
45
Time for Address to become valid following SELECT and STRBD low (@ 20 MHz)
17
ns
Time for data to become valid following SELECT and STRBD low (@ 20 MHz)
37
ns
t7
SELECT hold time following IOEN falling
0
ns
@ 12 MHz
t10
Address valid setup time prior to CLOCK IN rising edge
30
ns
IOEN falling delay to READYD falling @ 20 MHz
85
100
115
ns
t12
Address valid hold time prior to CLOCK IN rising edge
30
ns
70
85
100
115
6, 9
@ 16 MHz
ns
t8
MEM/REG, RD/WR setup time prior to CLOCK IN falling edge
10
ns
110
125
140
ns
110 125
140
6, 9
@ 12 MHz
152
167
65
t11
Data valid setup time prior to CLOCK IN rising edge
10
ns
t9
MEM/REG, RD/WR setup time following CLOCK IN falling edge
30
ns
t5
(contended access, with ENHANCED CPU ACCESS = “1” @ 20 MHz)
465
ns
@ 10 MHz
@ 16 MHz
30
ns
t6
CLOCK IN rising edge delay to IOEN falling edge
40
ns
87
t13
Data valid hold time following CLOCK IN rising edge
10
ns
t15
CLOCK IN rising edge delay to READYD falling
40
ns
t16
READYD falling to STRBD rising release time
∞
ns
82
t17
STRBD rising delay to IOEN rising edge and READYD rising edge
30
ns
t18
STRBD high hold time from READYD rising
10
ns
182
ns
152 167
182
6, 9
t14
@ 10 MHz
185
200
215
ns
185 200
215
6, 9
@ 12 MHz
50
ns
t4
@ 10 MHz
67
ns
@ 12 MHz
32
ns
t3
@ 10 MHz
40
ns
(contended access, with ENHANCED CPU ACCESS = “0” @ 12 MHz)
6.0
s
(contended access, with ENHANCED CPU ACCESS = “0” @ 16 MHz)
4.6
s
(contended access, with ENHANCED CPU ACCESS = “1” @ 16 MHz)
565
ns
(uncontended access @ 12 MHz)
133
ns
(contended access, with ENHANCED CPU ACCESS = “1” @ 10 MHz)
865
ns
(contended access, with ENHANCED CPU ACCESS = “1” @ 12 MHz)
732
ns
(uncontended access @ 10 MHz)
150
ns
(contended access, with ENHANCED CPU ACCESS = “0” @ 10 MHz)
7.2
s
117
2, 6
2, 10
NOTES
15
105
3.6
10
16
12
32
0
35
30
15
35
470
25
40
15
40
∞
40
10
45
62
27
35
6.0
4.6
570
138
870
737
155
7.2
REF
DESCRIPTION
MIN
TYP MAX
UNITS
MIN TYP MAX
2, 6
3, 4, 5, 7
2
7, 8
7, 8, 9
3, 4, 5, 7
2, 6
6
9
6
3, 4, 5, 7
2, 6
相关PDF资料 |
PDF描述 |
|---|---|
| A42MX36-2PQ100B | 40MX and 42MX FPGA Families |
| A42MX36-2PQ100ES | 40MX and 42MX FPGA Families |
| A42MX36-2TQ100 | 40MX and 42MX FPGA Families |
| A42MX36-2TQ100A | 40MX and 42MX FPGA Families |
| A42MX36-2TQ100B | 40MX and 42MX FPGA Families |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A42MX24-FPL84 | 功能描述:IC FPGA MX SGL CHIP 36K 84-PLCC RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A42MX24-FPLG84 | 功能描述:IC FPGA MX SGL CHIP 36K 84-PLCC RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A42MX24-FPQ160 | 功能描述:IC FPGA MX SGL CHIP 36K 160-PQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A42MX24-FPQ208 | 功能描述:IC FPGA MX SGL CHIP 36K 160-PQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A42MX24-FPQG160 | 功能描述:IC FPGA MX SGL CHIP 36K 160-PQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
发布紧急采购，3分钟左右您将得到回复。