- 您现在的位置：买卖IC网 > PDF目录166397 > B900J24PXX12I 0-BIT, 80 MHz, OTHER DSP, PQFP44 PDF资料下载
参数资料
| 型号： | B900J24PXX12I |
| 元件分类： | 数字信号处理 |
| 英文描述： | 0-BIT, 80 MHz, OTHER DSP, PQFP44 |
| 文件页数： | 54/100页 |
| 文件大小： | 1547K |
| 代理商： | B900J24PXX12I |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页当前第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页
Lucent Technologies Inc.
57
Advance Data Sheet
B900
July 1999
Baseband Signal Processor
5 Software Architecture (continued)
5.2
Register Settings (continued)
Table 47. pllc Register Fields
Bit
15—14
13—11
10—9
8—6
5—0
Field
LF
ICP
N
K
M
Bit
Field
Description
15—14
LF[1:0]
PLL Loop Filter Control. TBD settings based on desired VCO frequency*.
*
Keep N = 0 when possible, VCO range: 50 MHz—150 MHz.
13—11
ICP[2:0]
PLL Charge Pump Control.
10—9
N[1:0]
PLL Input Clock Divider. 2-bit positive integer from 0 to 3.
8—6
K[2:0]
PLL Output Divider. 3-bit positive integer from 0 to 7.
5—0
M[5:0]
PLL Multiplier. 6-bit positive integer from 0 to 63.
Table 48. psw (Processor Status Word) Register
Bit
15—12
11—10
9
8—5
4
3—0
Field
DAU Flags
Res
a1[V]
a1[35:32]
a0[V]
a0[35:32]
Bit
Field
Value
Description
15—12
DAU Flags*
* The DAU flags are set by multiply/ALU (F1), conditionals (F2), ALU (F3), or BMU (F4) operations involving the
accumulators.
WXXX
LMI—logical minus when set (bit 35 = 1).
XWXX
LEQ—logical equal when set (bit 35:0 = 0).
XXWX
LLV—logical overflow when set.
XXXW
LMV—mathematical overflow when set.
11—10
Res
—
Reserved—read as zero, write as zero.
9
a1[V]
W
Accumulator 1 (a1) overflow when set.
8—5
a1[35:32]
WXXX
Accumulator 1 (a1) bit 35.
XWXX
Accumulator 1 (a1) bit 34.
XXWX
Accumulator 1 (a1) bit 33.
XXXW
Accumulator 1 (a1) bit 32.
4
a0[V]
W
Accumulator 0 (a0) overflow when set.
3—0
a0[35:32]
WXXX
Accumulator 0 (a0) bit 35.
XWXX
Accumulator 0 (a0) bit 34.
XXWX
Accumulator 0 (a0) bit 33.
XXXW
Accumulator 0 (a0) bit 32.
VCO FREQUENCY
()
CLKIN M
2
+
()
N1
+
()
---------------------------------------
=
MIPS rate
CLKIN M
2
+
()
2N
1
+
()
K1
+
()
()
----------------------------------------------------
=
相关PDF资料 |
PDF描述 |
|---|---|
| B900J24FXX12IT | 0-BIT, 59.88 MHz, OTHER DSP, PQFP44 |
| BA00CC0WCP-V5 | 1A Low Dropout Voltage Regulator with Shut Down Switch(Adustable Voltage) |
| BA10E6 | COPPER ALLOY, TIN FINISH, RING TERMINAL |
| BA12004 | 0.5 A, 7 CHANNEL, NPN, Si, POWER TRANSISTOR |
| BA1518SUR5VP | SINGLE COLOR DISPLAY CLUSTER, ULTRA RED |
相关代理商/技术参数 |
参数描述 |
|---|---|
| B-900-M-10 | 制造商:Thomas & Betts 功能描述: |
| B-900-M-10-EG | 制造商:Thomas & Betts 功能描述: |
| B-900-M-20 | 制造商:Thomas & Betts 功能描述: |
| B-900-M-20-EG | 制造商:Thomas & Betts 功能描述: |
| B901 | 制造商:EDAL 制造商全称:EDAL 功能描述:Silicon Bridge Rectifier |
发布紧急采购，3分钟左右您将得到回复。