- 您现在的位置：买卖IC网 > PDF目录178022 > LFEC10E-5FN256C (LATTICE SEMICONDUCTOR CORP) PDF资料下载
参数资料
| 型号： | LFEC10E-5FN256C |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 中文描述： | FPGA, 1280 CLBS, 10200 GATES, 420 MHz, PBGA256 |
| 封装： | 17 X 17 MM, LEAD FREE, FPBGA-256 |
| 文件页数： | 264/478页 |
| 文件大小： | 12564K |
| 代理商： | LFEC10E-5FN256C |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页当前第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页
12-3
Lattice Semiconductor
LatticeECP/EC sysCONFIG Usage Guide
released. An open drain DONE pin can be held low externally and, depending on the wake-up sequence selected,
the device will not become functional until the DONE pin is released.
CCLK
The CCLK pin is a bi-directional pin. The direction depends on whether a Master Mode or Slave Mode is selected.
If a Master Mode is selected when the CFG pins are sampled, the CCLK pin will become an output pin; otherwise
CCLK will become an input pin. If the CCLK pin becomes an output pin, the internal programmable oscillator is
connected to the CCLK and is driven out to slave devices. CCLK will stop 120 clocks cycles after the DONE pin is
brought high and the device wake-up sequence completed. The extra clock cycles are provided to ensure that
enough clock cycles are provided to wake up other devices in the chain. When stopped, CCLK will become tri-
stated as an input. The CCLK will restart on the next configuration initialization sequence, such as the PRO-
GRAMN pin being toggled. The MCCLK_FREQ Parameter controls the CCLK Master frequency. See the Master
Clock Selection section of this document for more information. For Serial and Parallel Slave modes, it is recom-
mended that CCLK is continuously active during configuration and error recovery sequence.
Dual-Purpose sysCONFIG Pins
The following is a list of dual-purpose sysCONFIG pins. If any of these pins are used for configuration and user I/O,
the user must adhere to the requirements listed above in the section entitled Configuration Pins.
DI/CSSPIN
The DI/CSSPIN dual-purpose pin is designated as DI (Data Input) for all of the serial bit stream configurations,
such as Slave Serial. DI has an internal weak pull up.
In either SPI or SPIX mode, the DI/CSSPIN becomes the dedicated Chip Select output to drive the SPI Flash chip
select. CSSPIN will drive high when the LatticeECP/EC device is not in the process of configuration through the
SPI Port.
D[0:7]/SPID[7:0]
The D[0:7] pins support both the SPI mode and Parallel configuration modes. In the Parallel configuration modes,
the D[0:7] pins are tri-stated bi-directional I/O pins used for parallel data write and read. A byte of data is driven into
or read from these pins. When the WRITEN signal is low and the CSN and CS1N pins are low, the D[0:7] pins will
become an input. When the WRITEN signal is driven high and the CSN and CS1N pins are low, the pins become
output pins for reading. The PERSISTENT preference must be set to support read back to preserve the D[0:7] pins
so the device can monitor for the read back instruction. The CSN and CS1N pins will enable the Data D[0:7] pins.
In SPI mode, the D[0:7]/SPID[7:0] pins become individual inputs for one or more SPI memory outputs. If more than
one SPI memory is used, SPI memory zero output will be wired to D7/SPID0, SPI memory one output will be wired
to D6/SPID1, the data fed to these pins will be interleaved and then sent to the internal configuration engine. For
SPIX Mode, the D[0:7]/SPID[7:0] pins will also support sampling of external resistors for determining the Read Op
Code.
DOUT/CSON
The DOUT/CSON pin is an output pin and has two purposes. For serial and parallel configuration modes, when the
BYPASS mode is selected, this pin will become DOUT. When the device in BYPASS becomes fully configured, a
BYPASS instruction will be executed and the data on DI or D[0:7] will then be presented to the DOUT pin through a
bypass register to serially pass the data to the next device. In a parallel configuration mode D0 will be shifted out
first followed by D1, D2, and so on.
For parallel configuration modes, when the FLOW_THROUGH mode is selected, this pin will become the Chip
Select OUT (CSON). In the FLOW_THROUGH mode, when the device is fully configured, the Flow Through
instruction will be executed and the CSON pin will be driven low to enable the next device chip select pin.
The DOUT/CSON bypass register will drive out a HIGH upon power up and continue to do so till the execution of
the Bypass/Flow Through instruction within the bit stream.
相关PDF资料 |
PDF描述 |
|---|---|
| LFXTAL015822 | QUARTZ CRYSTAL RESONATOR, 0.032768 MHz |
| LFXTAL033073BULK | QUARTZ CRYSTAL RESONATOR, 22.1184 MHz |
| LGK2308-0301F | 2.5 MM AUDIO CONNECTOR, JACK |
| LGP1331 | 6.3V, DC POWER PLUG OR JACK |
| LGP2231 | 3.15V, DC POWER PLUG OR JACK |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LFEC10E-5FN256I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFEC10E-5FN484C | 功能描述:FPGA - 现场可编程门阵列 10.2K LUTs Pb-Free RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| LFEC10E-5FN484I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFEC10E-5FN672C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFEC10E-5FN672I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
发布紧急采购，3分钟左右您将得到回复。