收藏本站
参数资料
型号： LFEC10E-5FN256C
厂商： LATTICE SEMICONDUCTOR CORP
元件分类： FPGA
中文描述： FPGA, 1280 CLBS, 10200 GATES, 420 MHz, PBGA256
封装： 17 X 17 MM, LEAD FREE, FPBGA-256
文件页数： 276/478页
文件大小： 12564K
代理商： LFEC10E-5FN256C
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页当前第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页
12-14
Lattice Semiconductor
LatticeECP/EC sysCONFIG Usage Guide
Loading the Configuration Memory
Once the PROGRAMN and INITN pins are high, configuration can begin. Depending on the configuration mode
selected, data will be accepted on either the DI or D[0:7] pins on the rising edge of CCLK. If an error occurs at any
time during transfer of the data, the INITN pin will be driven low by the LatticeECP/EC device. For handshaking
configurations, the CSN or CS1N pin can be driven high to pause configuration and stop the Master clock. The
BUSY pin can be used by the LatticeECP/EC device to pause the configuration host EC/ECP. Once the full data
stream has been shifted in a CRC calculation done during configuration will be compared to the bit stream CRC. If
they match, the device will either proceed to the Wake-up sequence or overflow the next data to the next device. If
the CRC does not match, then the INITN pin will be driven low and the device will remain in configuration mode.
Wake Up the Device
When configuration is complete, the device will wake up in a predictable fashion. The following selections deter-
mine how the device will wake up. Two synchronous wake-up processes are available. One automatically wakes
the device up when the internal Done Bit is set even if the DONE pin is held low externally. The other waits for the
DONE pin to be driven high externally before starting the wake-up process. The DONE_EX preference determines
if the synchronous wake up will be controlled by the external driving of the DONE pin or ignores the external driving
of the DONE pin. Table 12-3 provides a list of the wake-up sequences supported by the devices.
Table 12-3. Wake-up Sequences supported by LatticeEC
Synchronous to Internal Done Bit
Sequence
Phase T0
Phase T1
Phase T2
Phase T3
Default
GOE
GSR, GWDIS
DONE
1DONE
GOE, GWDIS, GSR
2DONE
GOE, GWDIS, GSR
3DONE
GOE, GWDIS, GSR
4DONE
GOE
GWDIS, GSR
5DONE
GOE
GWDIS, GSR
6DONE
GOE
GWDIS
GSR
7DONE
GOE
GSR
GWDIS
8DONE
GOE, GWDIS, GSR
9DONE
GOE, GWDIS, GSR
10
DONE
GWDIS, GSR
GOE
11
DONE
GOE
GWDIS, GSR
12
DONE
GOE, GWDIS, GSR
13
GOE, GWDIS, GSR
DONE
14
GOE
DONE
GWDIS, GSR
15
GOE, GWDIS
DONE
GSR
16
GWDIS
DONE
GOE, GSR
17
GWDIS, GSR
DONE
GOE
18
GOE, GSR
DONE
GWDIS
19
GOE, GWDIS, GSR
DONE
20
GOE, GWDIS, GSR
DONE
21 (Default)
GOE
GWDIS, GSR
DONE
22
GOE, GWDIS
GSR
DONE
23
GWDIS
GOE, GSR
DONE
24
GWDIS, GSR
GOE
DONE
25
GOE, GSR
GWDIS
DONE
相关PDF资料
PDF描述
LFXTAL015822 QUARTZ CRYSTAL RESONATOR, 0.032768 MHz
LFXTAL033073BULK QUARTZ CRYSTAL RESONATOR, 22.1184 MHz
LGK2308-0301F 2.5 MM AUDIO CONNECTOR, JACK
LGP1331 6.3V, DC POWER PLUG OR JACK
LGP2231 3.15V, DC POWER PLUG OR JACK
相关代理商/技术参数
参数描述
LFEC10E-5FN256I 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC10E-5FN484C 功能描述:FPGA - 现场可编程门阵列 10.2K LUTs Pb-Free RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFEC10E-5FN484I 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC10E-5FN672C 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC10E-5FN672I 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*