- 您现在的位置：买卖IC网 > PDF目录180205 > M393B5273CH0-CK0 512M X 72 MULTI DEVICE DRAM MODULE, 0.225 ns, DMA240 PDF资料下载
参数资料
| 型号： | M393B5273CH0-CK0 |
| 元件分类： | DRAM |
| 英文描述： | 512M X 72 MULTI DEVICE DRAM MODULE, 0.225 ns, DMA240 |
| 封装： | HALOGEN FREE AND ROHS COMPLIANT, DIMM-240 |
| 文件页数： | 32/58页 |
| 文件大小： | 1982K |
| 代理商： | M393B5273CH0-CK0 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页当前第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
- 31 -
datasheet
DDR3 SDRAM
Rev. 1.0
Registered DIMM
[ Table 15 ] DDR3-1066 Speed Bins
[ Table 16 ] DDR3-1333 Speed Bins
Speed
DDR3-1066
Units
NOTE
CL-nRCD-nRP
7 - 7 - 7
Parameter
Symbol
min
max
Internal read command to first data
tAA
13.125
20
ns
ACT to internal read or write delay time
tRCD
13.125
-
ns
PRE command period
tRP
13.125
-
ns
ACT to ACT or REF command period
tRC
50.625
-
ns
ACT to PRE command period
tRAS
37.5
9*tREFI
ns
8
CL = 6
CWL = 5
tCK(AVG)
2.5
3.3
ns
1,2,3,6
CWL = 6
tCK(AVG)
Reserved
ns
1,2,3,4
CL = 7
CWL = 5
tCK(AVG)
Reserved
ns
4
CWL = 6
tCK(AVG)
1.875
<2.5
ns
1,2,3,4
CL = 8
CWL = 5
tCK(AVG)
Reserved
ns
4
CWL = 6
tCK(AVG)
1.875
<2.5
ns
1,2,3
Supported CL Settings
6,7,8
nCK
Supported CWL Settings
5,6
nCK
Speed
DDR3-1333
Units
NOTE
CL-nRCD-nRP
9 -9 - 9
Parameter
Symbol
min
max
Internal read command to first data
tAA
13.5 (13.125)5,9
20
ns
ACT to internal read or write delay time
tRCD
13.5 (13.125)5,9
-
ns
PRE command period
tRP
13.5 (13.125)5,9
-
ns
ACT to ACT or REF command period
tRC
49.5 (49.125)5,9
-
ns
ACT to PRE command period
tRAS
36
9*tREFI
ns
8
CL = 6
CWL = 5
tCK(AVG)
2.5
3.3
ns
1,2,3,7
CWL = 6
tCK(AVG)
Reserved
ns
1,2,3,4,7
CWL = 7
tCK(AVG)
Reserved
ns
4
CL = 7
CWL = 5
tCK(AVG)
Reserved
ns
4
CWL = 6
tCK(AVG)
1.875
<2.5
ns
1,2,3,4,7
(Optional) NOTE 5,9
CWL = 7
tCK(AVG)
Reserved
ns
1,2,3,4,
CL = 8
CWL = 5
tCK(AVG)
Reserved
ns
4
CWL = 6
tCK(AVG)
1.875
<2.5
ns
1,2,3,7
CWL = 7
tCK(AVG)
Reserved
ns
1,2,3,4,
CL = 9
CWL = 5,6
tCK(AVG)
Reserved
ns
4
CWL = 7
tCK(AVG)
1.5
<1.875
ns
1,2,3,4
CL = 10
CWL = 5,6
tCK(AVG)
Reserved
ns
4
CWL = 7
tCK(AVG)
1.5
<1.875
ns
1,2,3
(Optional)
ns
5
Supported CL Settings
6,7,8,9
nCK
Supported CWL Settings
5,6,7
nCK
相关PDF资料 |
PDF描述 |
|---|---|
| M393B5773CH0-CK0 | 256M X 72 MULTI DEVICE DRAM MODULE, 0.225 ns, DMA240 |
| M3950/1529A012 | TOGGLE SWITCH, 3PDT, LATCHED, 4A, 28VDC, THROUGH HOLE-STRAIGHT |
| M83731/2327D110 | TOGGLE SWITCH, 3PDT, MOMENTARY, 4A, 28VDC, THROUGH HOLE-STRAIGHT |
| M3950/1726A110 | TOGGLE SWITCH, 3PDT, LATCHED, 4A, 28VDC, THROUGH HOLE-STRAIGHT |
| M3E-R21ZQXFREQ | CRYSTAL OSCILLATOR, CLOCK, 1.5 MHz - 155.52 MHz, PECL OUTPUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M393B5273CH0-CK004 | 制造商:Samsung 功能描述:4GBYTE REGISTERED DIMM, DDR3-1600 - Trays |
| M393B5273DH-CH9E8 | 制造商:Samsung Semiconductor 功能描述:4GB 2RX8 PC3-8500R-07-00-B0-D1 - Trays |
| M393B5670EH1 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:DDR3 SDRAM Memory |
| M393B5670EH1-CF801 | 制造商:Samsung Semiconductor 功能描述:2GB DDR3 REGISTERED DIMM, 1066MHZ, - Trays |
| M393B5670EH1-CH904 | 制造商:Samsung Semiconductor 功能描述:2GBYTE REGISTERED DIMM,DDR3-1333 - Trays |
发布紧急采购，3分钟左右您将得到回复。