- 您现在的位置：买卖IC网 > PDF目录4005 > MC68MH360VR33LR2 (Freescale Semiconductor)IC MPU QUICC 33MHZ 357-PBGA PDF资料下载
参数资料
| 型号： | MC68MH360VR33LR2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 134/158页 |
| 文件大小： | 0K |
| 描述： | IC MPU QUICC 33MHZ 357-PBGA |
| 标准包装： | 180 |
| 系列： | M683xx |
| 处理器类型： | M683xx 32-位 |
| 速度： | 33MHz |
| 电压： | 5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 357-BBGA |
| 供应商设备封装： | 357-PBGA（25x25） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页当前第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
Chapter 5. Buffer Descriptors
5.3 Placement of Buffer Descriptors
The internal dual-ported RAM is used to store the buffer descriptors for all non-QMC
operation. This solution causes minimum loading of the external bus. When starting any
operation or switching between buffers during operations, several accesses must be made
by the CPM to nd the actual data buffers and to read and write control and status
information. This process is unseen by the user for internal accesses, and any external bus
master or memory refresh control can occur uninterrupted.
5.3.1 MC68MH360 Internal Memory Structure
To support 32 channels on the MC68MH360, the entire 2-Kbyte dual-ported RAM is
needed for channel-specic parameters. Each logical channel occupies 64 bytes; thus 32
channels require 2 Kbytes. No conicts arise for QMC operation since it uses external
memory for the buffer descriptors; however, buffer descriptors for other protocols must be
in internal memory.
If the QMC uses all 32 channels, no space is left in the lower 2-Kbyte area; the only free
areas are in the RAM pages, each 192-bytes large. Depending on the functions, channels
and protocols used, some areas remain free for buffer descriptors. If a function is not
enabled, its parameter RAM area may be used.
If fewer than 32 logical channels are used or if physical channels are concatenated to super
channels, space is freed in the dual-ported RAM. Each logical channel creates a 64-byte
hole in the dual-ported RAM that an SCC can use for buffer descriptors. QMC channels can
use this area rather than external memory for buffer descriptors, reducing the load on the
external bus.
If the external 64-Kbyte area overlaps the internal dual-ported RAM, external and internal
buffer descriptors can be combined for the QMC. This is controlled by the show cycles
setting. If split buses are used with SHEN1/SHEN0 = 00, a memory access is always made
to the dual-ported RAM if the source is an internal master. For more information, refer to
the description of the module conguration register in the MC68360 Quad Integrated
Communications Controller User’s Manual.
Figure 5-5 shows the internal memory map. Figure 5-6 shows the SCC parameter RAM
overlap example. Figure 5-7 through Figure 5-10 give a detailed memory map for each
SCC, showing parameter RAM usage for different functions.
RAM page one is dedicated to SCC1 and for miscellaneous storage.
RAM page two is dedicated for SCC2, RISC timers, and the SPI channel.
RAM page three is dedicated for SCC3, SMC1, and IDMA1 operations.
RAM page four is dedicated for SCC4, SMC2, and IDMA2 operations.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68MH360VR25LR2 | IC MPU QUICC 25MHZ 357-PBGA |
| MC68MH360VR25L | IC MPU QUICC 25MHZ 357-PBGA |
| MC68MH360CVR25L | IC MPU QUICC 25MHZ 357-PBGA |
| HMC40DTEI | CONN EDGECARD 80POS .100 EYELET |
| FMC50DRAS-S734 | CONN EDGECARD 100PS .100 R/A SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68MH360ZP25L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
| MC68MH360ZP25LR2 | 功能描述:IC MPU QUICC 25MHZ 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA，FCBGA 供应商设备封装:783-FCPBGA（29x29） 包装:托盘 |
| MC68MH360ZP25VL | 功能描述:IC MPU QUICC ETHER 25MHZ 357PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
| MC68MH360ZP33K | 制造商:Freescale Semiconductor 功能描述:MULTI HDLC QUICC32 - Trays |
| MC68MH360ZP33L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
发布紧急采购，3分钟左右您将得到回复。