- 您现在的位置：买卖IC网 > PDF目录4005 > MC68MH360VR33LR2 (Freescale Semiconductor)IC MPU QUICC 33MHZ 357-PBGA PDF资料下载
参数资料
| 型号： | MC68MH360VR33LR2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 89/158页 |
| 文件大小： | 0K |
| 描述： | IC MPU QUICC 33MHZ 357-PBGA |
| 标准包装： | 180 |
| 系列： | M683xx |
| 处理器类型： | M683xx 32-位 |
| 速度： | 33MHz |
| 电压： | 5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 357-BBGA |
| 供应商设备封装： | 357-PBGA（25x25） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页当前第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
QMC Supplement
06
MRBLR
16
Maximum receive buffer length—This host-initialized entry denes the
maximum number of bytes written to a receive buffer before moving to the next
buffer for this channel. This parameter is only valid in HDLC mode.
The buffer area allocated in memory for each buffer is MRBLR + 4. The QMC
adds another long word if non-octet-aligned frames are received in HDLC
operation. The non-octet information is written only to the last buffer of a frame,
but it can happen in any buffer. See Section 5.1, “Receive Buffer Descriptor,” for
more information.
As the QMC works on long-word alignment, MRBLR value should be a multiple
of 4 bytes.
08
Tx_S_PTR
16
Tx time slot assignment table pointer (SCC base + 60 in normal mode; SCC
base + 20 for common Rx & Tx time slot assignment tables)—This global QMC
parameter denes the start value of the TSATTx table. The TSATTx table in the
global multichannel parameter listing starts by default at SCC base + 60.
Tx_S_PTR lets the user move the starting address of this table. If the same
routing and masking are used for the transmitter and receiver, the tables can be
overlaid, so Tx_S_PTR can point to SCC base + 20. This parameter is an offset
from DPRBASE. This table must be present only once per SCC global area.
Other SCCs can access this location.
0A
RxPTR
16
Rx pointer (initialize to SCC base + 20)—This global QMC parameter is a RISC
variable that points to the current receiver time slot. The host must initialize this
pointer to the starting location of TSATRx. The RISC processor increments this
pointer whenever it completes the processing of a received time slot.
0C
GRFTHR
16
Global receive frame threshold—Used to reduce interrupt overhead when many
short HDLC frames arrive, each causing an RXF interrupt. GRFTHR can be set
to limit the frequency of interrupts. Note that the RXF event is written to the
interrupt table on each received frame, but GINT is set only when the number of
RXF events (by all channels) reaches the GRFTHR value. GRFTHR can be
changed on the y. For information about exception handling, see Chapter 4,
“QMC Exceptions.”
0E
GRFCNT
16
Global receive frame count (initialized GRFCNT = GRFTHR)—A down-counter
used to implement the GRFTHR feature. GRFCNT decrements for each frame
received. No other receiver interrupts affect this counter. The counter value is
set to the threshold during initialization. GRFCNT is automatically reset to the
GRFTHR value by the CPM after a global interrupt.
10
INTBASE
32
Multichannel interrupt base address (host-initialized)—This pointer contains the
starting address of the interrupt circular queue in external memory. Each entry
contains information about an interrupt request that has been generated by the
QMC to the host. Each SCC operating in QMC mode has its own interrupt table
in external memory.
See Chapter 4, “QMC Exceptions.”
14
INTPTR
32
Multichannel interrupt pointer (host-initialized)—This global parameter holds the
address of the next QMC interrupt entry in the circular interrupt table. The RISC
processor writes the next interrupt information to this entry when an exception
occurs. The host must copy the value of INTBASE to INTPTR before enabling
interrupts.
Table 2-1. Global Multichannel Parameters (Continued)
Offset
to
SCC
Base
Name
Width
(Bits)
Description
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68MH360VR25LR2 | IC MPU QUICC 25MHZ 357-PBGA |
| MC68MH360VR25L | IC MPU QUICC 25MHZ 357-PBGA |
| MC68MH360CVR25L | IC MPU QUICC 25MHZ 357-PBGA |
| HMC40DTEI | CONN EDGECARD 80POS .100 EYELET |
| FMC50DRAS-S734 | CONN EDGECARD 100PS .100 R/A SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68MH360ZP25L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
| MC68MH360ZP25LR2 | 功能描述:IC MPU QUICC 25MHZ 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA，FCBGA 供应商设备封装:783-FCPBGA（29x29） 包装:托盘 |
| MC68MH360ZP25VL | 功能描述:IC MPU QUICC ETHER 25MHZ 357PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
| MC68MH360ZP33K | 制造商:Freescale Semiconductor 功能描述:MULTI HDLC QUICC32 - Trays |
| MC68MH360ZP33L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
发布紧急采购，3分钟左右您将得到回复。