- 您现在的位置：买卖IC网 > PDF目录4005 > MC68MH360VR33LR2 (Freescale Semiconductor)IC MPU QUICC 33MHZ 357-PBGA PDF资料下载
参数资料
| 型号： | MC68MH360VR33LR2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 96/158页 |
| 文件大小： | 0K |
| 描述： | IC MPU QUICC 33MHZ 357-PBGA |
| 标准包装： | 180 |
| 系列： | M683xx |
| 处理器类型： | M683xx 32-位 |
| 速度： | 33MHz |
| 电压： | 5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 357-BBGA |
| 供应商设备封装： | 357-PBGA（25x25） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页当前第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
QMC Supplement
In Figure 2-5, each SCC has its own pointer, Rx_S_PTR_2 and Rx_S_PTR_3, addressing
SCC2’s time slot assignment table. This table only needs to be present once in one of the
SCC2’s global parameter area. Rx_S_PTR_2 points to the start of the table, address SCC
base + 20. The 16 logical channels from SCC2 are located in the rst 16 entries of the table.
The entry for logical channel 30 has the wrap bit (W) set, causing the CPM to wrap back
to logical channel 0 on reception of the next byte routed to SCC2. Rx_S_PTR_3 addresses
SCC base + 40, the start of the 16 entries for SCC3. The entry for logical channel 31 has
the wrap bit (W) set, causing the CPM to wrap back to logical channel 1 on reception of the
next byte routed to SCC3. Each entry within the table has a channel pointer to a logical
channel. It is important that different SCCs do not point to the same logical channel.
The TSATTx is also located in SCC2’s parameter RAM. This means that the area reserved
for the TSA tables in SCC3’s parameter RAM is free for alternative use.
A second scenario is depicted in Figure 2-6. A 4.096-Mbps TDM link is fed directly into
the TSA. Again, within the SI RAM, the even channels (byte-wide) are muxed to SCC3 and
the odd channels are muxed to SCC2. This arrangement is used to spread the load over two
SCCs. Another reason this method may be used is to facilitate separate routing for the Rx
and Tx logical channels. This requires two 64-entry tables that require 256 bytes, but only
128 bytes are allocated in the parameter RAM of an SCC for time slot assignment tables.
In this case, the Rx table is located in SCC2’s parameter RAM, and the TX table is located
in SCC3’s parameter RAM, making most efcient use of memory.
Changes on the y are easily accomplished by setting or clearing the valid bit for each time
slot. Changes to the mask bits can also be made on the y. This does not cause any problems
to the QMC microcode itself, but may cause protocol errors on the channel in question
depending on when this change is done.
It is possible to have a time slot assignment table for every SCC in its corresponding RAM
page and have all of the TDM routed to the different SCCs. This gives the user a very
exible system that can be changed on the y without disconnecting the TDM interface. In
this case the user must ensure that no collisions occur on the transmit lines from several
SCCs.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68MH360VR25LR2 | IC MPU QUICC 25MHZ 357-PBGA |
| MC68MH360VR25L | IC MPU QUICC 25MHZ 357-PBGA |
| MC68MH360CVR25L | IC MPU QUICC 25MHZ 357-PBGA |
| HMC40DTEI | CONN EDGECARD 80POS .100 EYELET |
| FMC50DRAS-S734 | CONN EDGECARD 100PS .100 R/A SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68MH360ZP25L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
| MC68MH360ZP25LR2 | 功能描述:IC MPU QUICC 25MHZ 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:1 系列:MPC85xx 处理器类型:32-位 MPC85xx PowerQUICC III 特点:- 速度:1.2GHz 电压:1.1V 安装类型:表面贴装 封装/外壳:783-BBGA，FCBGA 供应商设备封装:783-FCPBGA（29x29） 包装:托盘 |
| MC68MH360ZP25VL | 功能描述:IC MPU QUICC ETHER 25MHZ 357PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
| MC68MH360ZP33K | 制造商:Freescale Semiconductor 功能描述:MULTI HDLC QUICC32 - Trays |
| MC68MH360ZP33L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
发布紧急采购，3分钟左右您将得到回复。