参数资料
型号: UPD703111GM-15-UEU
元件分类: 微控制器/微处理器
英文描述: 32-BIT, 150 MHz, RISC MICROCONTROLLER, PQFP176
封装: 24 X 24 MM, FINE PITCH, PLASTIC, LQFP-176
文件页数: 123/238页
文件大小: 6598K
代理商: UPD703111GM-15-UEU
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页当前第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页
CHAPTER 5 MEMORY ACCESS CONTROL FUNCTION
209
Preliminary User’s Manual U16031EJ2V1UD
5.3.4 SDRAM configuration registers 1, 3, 4, 6 (SCR1, SCR3, SCR4, SCR6)
These registers specify the number of waits and the address multiplex width. SCRn corresponds to CSn (n = 1, 3,
4, 6). For example, to connect SDRAM to CS1, set SCR1. These registers can be read or written in 16-bit units.
Cautions 1. An SDRAM read/write cycle is not generated prior to executing a register write operation.
Access SDRAM after reading the value of the SCRn register and confirming that the WCFn
bit is set to 1.
2. To write to the SCRn register again following access to SDRAM, clear the MEn bit of the
BCT0 and BCT1 registers to 0, and then set it to 1 again before performing access (n = 0 to
6).
3. Do not execute continuous instructions to write to the SCRn register. Be sure to insert
another instruction between commands to write to the SCRn register.
4. Start accessing SDRAM after all the SCRn registers have been set.
(1/3)
14
LTM12
13
LTM11
12
LTM10
2
RAW10
3
RAW11
4
SSO10
5
SSO11
6
BCW10
7
BCW11
8
WCF1
9
0
10
0
11
0
15
0
1
SAW11
0
SAW10
LTM32 LTM31 LTM30
RAW30
RAW31
SSO30
SSO31
BCW30
BCW31
WCF3
0
SAW31 SAW30
LTM42 LTM41 LTM40
RAW40
RAW41
SSO40
SSO41
BCW40
BCW41
WCF4
0
SAW41 SAW40
LTM62 LTM61 LTM60
RAW60
RAW61
SSO60
SSO61
BCW60
BCW61
WCF6
0
SAW61 SAW60
SCR1
SCR3
SCR4
SCR6
Address
FFFFF4A4H
FFFFF4ACH
FFFFF4B0H
FFFFF4B8H
After reset
30C0H
Bit position
Bit name
Function
Sets the CAS latency value for reading.
LTMn2
LTMn1
LTMn0
Latency
0
1
1 (setting prohibited during DMA flyby transfer)
01
0
2
01
1
3
Other than above
Setting prohibited
14 to 12
LTMn2 to
LTMn0
8
WCFn
Indicates that execution of a register write command on SDRAM has been completed
after the SCRn register was set. This bit is set to 1 when a register write command is
generated. This bit can only be read.
0: Setting not completed
1. Setting completed
Remark
n = 1, 3, 4, 6
相关PDF资料
PDF描述
UPD70F3271YGF-JBT-A 32-BIT, FLASH, 32 MHz, MICROCONTROLLER, PQFP100
UPD70F3261YGF-JBT-A 32-BIT, FLASH, 32 MHz, MICROCONTROLLER, PQFP100
UPD780031AYCW(A)-XXX 8-BIT, MROM, 8.38 MHz, MICROCONTROLLER, PDIP64
UPD780123GB(A1)-XXX-8ET 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP52
UPD780146GC-XXX-8BT 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP80
相关代理商/技术参数
参数描述
UPD703114 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers
UPD703114A 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers
UPD703114GCA-XXX-8EU 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers
UPD703114GCA-XXX-8EU-A 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers
UPD703114GC-XXX-8EU 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers