- 您现在的位置：买卖IC网 > PDF目录297644 > UPD703111GM-15-UEU 32-BIT, 150 MHz, RISC MICROCONTROLLER, PQFP176 PDF资料下载
参数资料
| 型号： | UPD703111GM-15-UEU |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 150 MHz, RISC MICROCONTROLLER, PQFP176 |
| 封装： | 24 X 24 MM, FINE PITCH, PLASTIC, LQFP-176 |
| 文件页数： | 81/238页 |
| 文件大小： | 6598K |
| 代理商： | UPD703111GM-15-UEU |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页当前第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页
CHAPTER 4 BUS CONTROL FUNCTION
171
Preliminary User’s Manual U16031EJ2V1UD
4.11 Bus Hold Function
4.11.1 Function outline
If the PCM2 and PCM3 pins are specified in the control mode, the HLDAK and HLDRQ functions become valid.
If it is determined that the HLDRQ pin has become active (low level) as a bus mastership request from another bus
master, the external address/data bus and each strobe pin are shifted to high impedance and then released (bus hold
state). If the HLDRQ pin becomes inactive (high level) and the bus mastership request is canceled, driving of these
pins begins again.
During the bus hold period, the internal operations of the V850E/ME2 continue until the external memory or a
peripheral I/O register is accessed.
The bus hold state can be known by the HLDAK pin becoming active (low level). The period from when the
HLDRQ pin becomes active (low level) to when the HLDAK pin becomes active (low level) is at least 2 clocks.
In a multiprocessor configuration, etc., a system with multiple bus masters can be configured.
State
Data Bus
Width
Access Type
Timing at Which Bus Hold Request Cannot
Be Acknowledged
Between first and second accesses
Word access for 4n+1 address
Between second and third accesses
Word access for 4n+2 address
Between first and second accesses
Word access for 4n+3 address
Between second and third accesses
32 bits
Halfword access for odd
address
Between first and second accesses
Word access for even address
Between first and second accesses
Word access for odd address
Between second and third accesses
16 bits
Halfword access for odd
address
Between first and second accesses
Between second and third accesses
Word access
Between third and forth accesses
CPU bus lock
8 bits
Halfword access
Between first and second accesses
Read modify write access of bit
manipulation instruction
Between read access and write access
Cautions 1. When an external bus master accesses SDRAM during a bus hold state, make sure that the
external bus master executes the all-bank precharge command.
The CPU always executes the all-bank precharge command to release a bus hold state. In a
bus hold state, do not allow an external bus master to change the SDRAM command
register value.
2. The HLDRQ function is invalid during a reset period. The HLDAK pin becomes active either
immediately after or after the insertion of a 1-clock address cycle from when the RESET pin
is set to inactive following the simultaneous activation of the RESET and HLDRQ pins.
When a bus master other than the V850E/ME2 is externally connected, use the RESET signal
for bus arbitration at power-on.
相关PDF资料 |
PDF描述 |
|---|---|
| UPD70F3271YGF-JBT-A | 32-BIT, FLASH, 32 MHz, MICROCONTROLLER, PQFP100 |
| UPD70F3261YGF-JBT-A | 32-BIT, FLASH, 32 MHz, MICROCONTROLLER, PQFP100 |
| UPD780031AYCW(A)-XXX | 8-BIT, MROM, 8.38 MHz, MICROCONTROLLER, PDIP64 |
| UPD780123GB(A1)-XXX-8ET | 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP52 |
| UPD780146GC-XXX-8BT | 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP80 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| UPD703114 | 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
| UPD703114A | 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
| UPD703114GCA-XXX-8EU | 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
| UPD703114GCA-XXX-8EU-A | 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
| UPD703114GC-XXX-8EU | 制造商:NEC 制造商全称:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
发布紧急采购，3分钟左右您将得到回复。