收藏本站
参数资料
型号： DSP56301VF100
厂商： Freescale Semiconductor
文件页数： 53/124页
文件大小： 0K
描述： IC DSP 24BIT FIXED-POINT 252-BGA
产品变化通告： DSP56301 Discontinuation 12/Nov/2009
标准包装： 60
系列： DSP563xx
类型： 定点
接口： 主机接口，SSI，SCI
时钟速率： 100MHz
非易失内存： ROM（9 kB）
芯片上RAM： 24kB
电压 - 输入/输出： 3.30V
电压 - 核心： 3.30V
工作温度： -40°C ~ 100°C
安装类型： 表面贴装
封装/外壳： 252-BGA
供应商设备封装： 252-MAPBGA（21x21）
包装： 托盘
DSP56301 Technical Data, Rev. 10
2-8
Freescale Semiconductor
Specifications
21
Delay from WR assertion to interrupt request deassertion
for level sensitive fast interrupts1
DRAM for all WS7
SRAM WS = 1
SRAM WS = 2, 3
SRAM WS
≥ 4
80 MHz:
(WS + 3.5)
× TC – 12.4
100 MHz:
(WS + 3.5)
× TC – 10.94
80 MHz:
(WS + 3.5)
× TC – 12.4
100 MHz:
(WS + 3.5)
× TC – 10.94
80 MHz:
(WS + 3)
× TC – 12.4
100 MHz:
(WS + 3)
× TC – 10.94
80 MHz:
(WS + 2.5)
× TC – 12.4
100 MHz:
(WS + 2.5)
× TC – 10.94
—
Note 8
—
Note 8
ns
22
Synchronous interrupt setup time from IRQA, IRQB,
IRQC, IRQD, NMI assertion to the CLKOUT Transition 2
7.4
TC
5.9
TC
ns
23
Synchronous interrupt delay time from the CLKOUT
Transition 2 to the first external address output valid
caused by the first instruction fetch after coming out of
Wait Processing state
Minimum
Maximum
8.25
× TC + 1.0
24.75
× TC + 5.0
116.6
—
314.4
83.5
—
252.5
ns
24
Duration for IRQA assertion to recover from Stop state
7.4
—
5.9
—
ns
25
Delay from IRQA assertion to fetch of first instruction
(when exiting Stop)2, 3
PLL is not active during Stop (PCTL Bit 17 = 0) and
Stop delay is enabled (Operating Mode Register Bit 6
= 0)
PLL is not active during Stop (PCTL Bit 17 = 0) and
Stop delay is not enabled (Operating Mode Register
Bit 6 = 1)
PLL is active during Stop (PCTL Bit 17 = 1) (Implies
No Stop Delay)
PLC
× ETC × PDF + (128 K
PLC/2)
× TC
PLC
× ETC × PDF + (23.75 ±
0.5)
× TC
(9.25 ± 0.5)
× TC
1.6
290.6 ns
109.4
17.0
15.4 ms
121.9
1.3
232.5
ns
87.5
13.6
12.3
ms
97.5
ms
ns
26
Duration of level sensitive IRQA assertion to ensure
interrupt service (when exiting Stop)2, 3
PLL is not active during Stop (PCTL Bit 17 = 0) and
Stop delay is enabled (Operating Mode Register Bit 6
= 0)
PLL is not active during Stop (PCTL Bit 17 = 0) and
Stop delay is not enabled (Operating Mode Register
Bit 6 = 1)
PLL is active during Stop (PCTL Bit 17 = 1) (implies no
Stop delay)
PLC
× ETC × PDF + (128K
PLC/2)
× TC
PLC
× ETC × PDF +
(20.5
± 0.5) × TC
5.5
× TC
17.0
15.4
68.8
—
13.6
12.3
55.0
—
ms
ns
27
Interrupt Request Rate
HI32, ESSI, SCI, Timer
DMA
IRQ, NMI (edge trigger)
IRQ, NMI (level trigger)
12
× TC
8
× TC
8
× TC
12
× TC
—
150.0
100.0
150.0
—
120.0
80.0
120.0
ns
Table 2-7.
Reset, Stop, Mode Select, and Interrupt Timing6 (Continued)
No.
Characteristics
Expression
80 MHz
100 MHz
Unit
Min
Max
Min
Max
相关PDF资料
PDF描述
DSP56303VL100B1 IC DSP 24BIT 100MHZ 196-BGA
DSP56311VF150B1 IC DSP 24BIT 150MHZ 196-BGA
DSP56321VF200R2 IC DSP 24BIT 200MHZ 196-BGA
DSP56852VFE IC DSP 16BIT 120MHZ 81-MAPBGA
DSP56854FGE IC DSP 16BIT 120MHZ 128-LQFP
相关代理商/技术参数
参数描述
DSP56301VF80 功能描述:数字信号处理器和控制器 - DSP, DSC MAP DSP RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
DSP56301VF80B1 功能描述:数字信号处理器和控制器 - DSP, DSC DSP56301VF80B1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
DSP56301VL100 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:24-Bit Digital Signal Processor
DSP56301VL80 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:24-Bit Digital Signal Processor
DSP56302 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:DSP56301 Digital Signal Processor
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*