- 您现在的位置：买卖IC网 > PDF目录1917 > DSP56301VF100 (Freescale Semiconductor)IC DSP 24BIT FIXED-POINT 252-BGA PDF资料下载
参数资料
| 型号： | DSP56301VF100 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 89/124页 |
| 文件大小： | 0K |
| 描述： | IC DSP 24BIT FIXED-POINT 252-BGA |
| 产品变化通告： | DSP56301 Discontinuation 12/Nov/2009 |
| 标准包装： | 60 |
| 系列： | DSP563xx |
| 类型： | 定点 |
| 接口： | 主机接口，SSI，SCI |
| 时钟速率： | 100MHz |
| 非易失内存： | ROM（9 kB） |
| 芯片上RAM： | 24kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 3.30V |
| 工作温度： | -40°C ~ 100°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 252-BGA |
| 供应商设备封装： | 252-MAPBGA（21x21） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页当前第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页
AC Electrical Characteristics
DSP56301 Technical Data, Rev. 10
Freescale Semiconductor
2-41
2.5.7
SCI Timing
Figure 2-37.
PCI Reset Timing
Table 2-21.
SCI Timing
No.
Characteristics1
Symbol
Expression
80 MHz
100 MHz
Unit
Min
Max
Min
Max
400
Synchronous clock cycle
tSCC
2
8
× TC
100.0
—
80.0
—
ns
401
Clock low period
tSCC/2 10.0
40.0
—
30.0
—
ns
402
Clock high period
tSCC/2 10.0
40.0
—
30.0
—
ns
403
Output data setup to clock falling edge (internal
clock)
tSCC/4 + 0.5 × TC 17.0
14.3
—
8.0
—
ns
404
Output data hold after clock rising edge (internal
clock)
tSCC/4 0.5 × TC
18.8
—
15.0
—
ns
405
Input data setup time before clock rising edge
(internal clock)
tSCC/4 + 0.5 × TC + 25.0
56.3
—
50.0
—
ns
406
Input data not valid before clock rising edge
(internal clock)
tSCC/4 + 0.5 × TC 5.5
—
25.8
—
19.5
ns
407
Clock falling edge to output data valid (external
clock)
—
32.0
—
32.0
ns
408
Output data hold after clock rising edge (external
clock)
TC + 8.0
20.5
—
18.0
—
ns
409
Input data setup time before clock rising edge
(external clock)
0.0
—
0.0
—
ns
410
Input data hold time after clock rising edge (external
clock)
9.0
—
9.0
—
ns
411
Asynchronous clock cycle
tACC
3
64
× TC
800.0
—
640.0
—
ns
412
Clock low period
tACC/2 10.0
390.0
—
310.0
—
ns
413
Clock high period
tACC/2 10.0
390.0
—
310.0
—
ns
414
Output data setup to clock rising edge (internal
clock)
tACC/2 30.0
370.0
—
290.0
—
ns
415
Output data hold after clock rising edge (internal
clock)
tACC/2 30.0
370.0
—
290.0
—
ns
HCLK
HRST
PCI Signals
POWER
357
356
358
相关PDF资料 |
PDF描述 |
|---|---|
| DSP56303VL100B1 | IC DSP 24BIT 100MHZ 196-BGA |
| DSP56311VF150B1 | IC DSP 24BIT 150MHZ 196-BGA |
| DSP56321VF200R2 | IC DSP 24BIT 200MHZ 196-BGA |
| DSP56852VFE | IC DSP 16BIT 120MHZ 81-MAPBGA |
| DSP56854FGE | IC DSP 16BIT 120MHZ 128-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DSP56301VF80 | 功能描述:数字信号处理器和控制器 - DSP, DSC MAP DSP RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSP56301VF80B1 | 功能描述:数字信号处理器和控制器 - DSP, DSC DSP56301VF80B1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSP56301VL100 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:24-Bit Digital Signal Processor |
| DSP56301VL80 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:24-Bit Digital Signal Processor |
| DSP56302 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:DSP56301 Digital Signal Processor |
发布紧急采购，3分钟左右您将得到回复。