参数资料
| 型号： | KIT13892VLEVBEJ |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 68/158页 |
| 文件大小： | 0K |
| 描述： | KIT EVAL FOR MC13892 |
| 标准包装： | 1 |
| 主要目的： | 电源管理和用户界面 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | MC13892 |
| 主要属性： | 10 位 ADC，4 输出降压转换器，12 LDO |
| 次要属性： | 与 i.MX51、i.MX37、i.MX35、i.MX27 一起使用 |
| 已供物品： | 板，线缆，文档 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页当前第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
FUNCTIONAL DEVICE OPERATION
OPERATING MODES
Figure 13. Power Gating Diagram
MEMORY HOLD POWER GATING
As with the User Off power gating strategy described previously, Memory Hold power gating is intended to allow isolation of
the SW4 power domain, to selected circuitry in Low-power modes while cutting off the switcher domain from other peripheral
loads. The only difference is that processor supplies SW1, and/or SW2, and/or SW3, are shut down in Memory Hold, so just the
external memory is maintained in self refresh mode.
An external NMOS is to be placed between the direct-connected memory supply and any peripheral loading. The PWGTDRV2
pin controls the gate of the external NMOS and is normally pulled up to a charge pumped voltage (~5.0 V). During Memory Hold
or User Off, PWGTDRV2 will go low to turn off the NMOS switch and isolate memory on the SW4 power domain.
Figure 14. Memory Hold Circuit
EXITING FROM LOW-POWER OFF MODES
When a Turn On event occurs, any switchers that are active through Low-power Off modes will stay in PFM mode at their
Standby voltage set points until the applicable time slot of the startup sequencer. At that point, the respective switcher is updated
for the PUMSx defined default state for mode and voltage. Subsequent closing of the power gate switches will be coordinated
by software to complete restoration of the full system power tree.
MC13892
Analog Integrated Circuit Device Data
68
Freescale Semiconductor
相关PDF资料 |
PDF描述 |
|---|---|
| KIT17C724EPEVBE | KIT FOR 17C7242CH HBRIDGE PWR IC |
| KIT33810EKEVME | BOARD EVAL FOR MC33810 |
| KIT33811EGEVBE | KIT EVAL 33811 SOLENOID MON IC |
| KIT33812ECUEVME | KIT DESIGN FOR 33812/S12P |
| KIT33812EKEVBE | BOARD EVALUATION FOR MC33812 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| KIT-1395 | 制造商:Anderson Power Products (APP) 功能描述:KIT |
| Kit-1395G1 | 制造商:ANDERSON POWER PRODUCTS 功能描述:KIT |
| Kit-1395G10 | 制造商:ANDERSON POWER PRODUCTS 功能描述:KIT |
| Kit-1395G2 | 制造商:ANDERSON POWER PRODUCTS 功能描述:KIT |
| Kit-1395G3 | 制造商:ANDERSON POWER PRODUCTS 功能描述:KIT |
发布紧急采购，3分钟左右您将得到回复。