- 您现在的位置：买卖IC网 > PDF目录189259 > NT5SE8M16DS-6K (NANYA TECHNOLOGY CORP) 8M X 16 SYNCHRONOUS DRAM, 5 ns, PDSO54 PDF资料下载
参数资料
| 型号： | NT5SE8M16DS-6K |
| 厂商： | NANYA TECHNOLOGY CORP |
| 元件分类： | DRAM |
| 英文描述： | 8M X 16 SYNCHRONOUS DRAM, 5 ns, PDSO54 |
| 封装： | 0.400 INCH, LEAD FREE, PLASTIC, TSOP2-54 |
| 文件页数： | 32/64页 |
| 文件大小： | 1153K |
| 代理商： | NT5SE8M16DS-6K |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页当前第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页
NT5SV8M16DS / NT5SV8M16DT
NT5SE8M16DS / NT5SE8M16DT
128Mb Synchronous DRAM
REV 1.0
May 9, 2005
38
NANYA TECHNOLOGY CORPORATION
NANYA reserves the right to change products and specifications without notice.
Clock and Clock Enable Parameters
Symbol
Parameter
-6K
-75B
Units Notes
Min.
Max.
Min.
Max.
tCK3
Clock Cycle Time, CAS Latency = 3
6.0
1000
7.5
1000
ns
tCK2
Clock Cycle Time, CAS Latency = 2
7.5
—
10
—
ns
tAC3 (A)
Clock Access Time, CAS Latency = 3
—
ns
tAC2 (A)
Clock Access Time, CAS Latency = 2
—
ns
tAC3 (B)
Clock Access Time, CAS Latency = 3
—
5
—
5.4
ns
tAC2 (B)
Clock Access Time, CAS Latency = 2
—
5.4
—
6
ns
tCKH
Clock High Pulse Width
2
—
2.5
—
ns
tCKL
Clock Low Pulse Width
2
—
2.5
—
ns
tCES
Clock Enable Set-up Time
1.5
—
1.5
—
ns
tCEH
Clock Enable Hold Time
0.8
—
0.8
—
ns
tSB
Power down mode Entry Time
0
6
0
7.5
ns
tT
Transition Time (Rise and Fall)
0.3
8
0.5
10
ns
1. Access time is measured at 1.4V. See AC Characteristics: notes 1, 2, 3, 4, 5 and load circuit A.
2. Access time is measured at 1.4V. See AC Characteristics: notes 1, 2, 3, 6, 7 and load circuit B.
Common Parameters
Symbol
Parameter
-6K
-75B
Units Notes
Min.
Max.
Min.
Max.
tCS
Command Setup Time
1.5
—
1.5
—
ns
tCH
Command Hold Time
0.8
—
0.8
—
ns
tAS
Address and Bank Select Set-up Time
1.5
—
1.5
—
ns
tAH
Address and Bank Select Hold Time
0.8
—
0.8
—
ns
tRCD
RAS to CAS Delay
16
—
20
—
ns
tRC
Bank Cycle Time
54
—
67.5
—
ns
tRAS
Active Command Period
36
100K
45
100K
ns
tRP
Precharge Time
16
—
20
—
ns
tRRD
Bank to Bank Delay Time
12
—
15
—
ns
tCCD
CAS to CAS Delay Time
1—1—
CK
1. These parameters account for the number of clock cycle and depend on the operating frequency of the clock, as follows:
the number of clock cycles = specified value of timing / clock period (count fractions as a whole number).
Mode Register Set Cycle
Symbol
Parameter
-6K
-75B
Units
Min.
Max.
Min.
Max.
tRSC
Mode Register Set Cycle Time
12
—
15
—
ns
相关PDF资料 |
PDF描述 |
|---|---|
| NT5SV8M8DT-7 | 8M X 8 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
| NTC1111-20MHZ | Analog IC |
| NTC1111-SERIES | Analog IC |
| NTC1120-12.8MHZ | Analog IC |
| NTC1120-20MHZ | Analog IC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| NT5SV16M16AT | 制造商:未知厂家 制造商全称:未知厂家 功能描述:256Mb Synchronous DRAM |
| NT5SV16M16AT-75B | 制造商:未知厂家 制造商全称:未知厂家 功能描述:256Mb Synchronous DRAM |
| NT5SV16M16AT-75BL | 制造商:未知厂家 制造商全称:未知厂家 功能描述:256Mb Synchronous DRAM |
| NT5SV16M16AT-7K | 制造商:未知厂家 制造商全称:未知厂家 功能描述:256Mb Synchronous DRAM |
| NT5SV16M16AT-7KL | 制造商:未知厂家 制造商全称:未知厂家 功能描述:256Mb Synchronous DRAM |
发布紧急采购，3分钟左右您将得到回复。