参数资料
型号: PM8621-BIAP
厂商: PMC-SIERRA INC
元件分类: 数字传输电路
英文描述: NSE-8G⑩ Standard Product Data Sheet Preliminary
中文描述: ATM/SONET/SDH SUPPORT CIRCUIT, PBGA480
封装: 35 X 35 MM, 1.47 MM HEIGHT, UBGA-480
文件页数: 151/184页
文件大小: 1122K
代理商: PM8621-BIAP
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页当前第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页
NSE-8G Standard Product Data Sheet
Preliminary
Proprietary and Confidential to PMC-Sierra, Inc., and for its Customers’ Internal Use
Document ID: PMC-2010850, Issue 1
150
1.
Write 00000001h to the ILC Transmit Misc. Status and FIFO Synch register to initiate a new
message write sequence (TX_XFER_SYNC).
2.
Loop through the next two operations until the message is transferred.
3.
Write the Transmit FIFO Data register.
4.
Wait for the TX_FI_BUSY bit to be logic zero (read ILC Transmit Misc. Status and FIFO
Synch register) or wait for three SYSCLK Cycles and then continue. This wait time can be
used to access other registers, just as long as the Transmit FIFO Data register is not changed
during this time.
Notes on Using the TX_XFER_SYNC
If all messages transmitted are eight Dwords in length, then writing the TX_XFER_SYNC bit is
optional.
When transmitting a message immediately following a short message, writing the
TX_XFER_SYNC bit is mandatory.
When transmitting messages longer than eight Dwords, writing the TX_XFER_SYNC bit every
eight Dwords is optional.
12.12.2 Accessing the Receive Message FIFO
Access the registers in the following order:
This procedure is outline only. Full operation is shown in the code snippet below.
1.
Write 00000001h to the Receive Auxiliary, Status and FIFO Synch register to initiate a new
message read sequence.
2.
Loop through the next two operations until message is transferred.
3.
Read the Receive FIFO Data register.
4.
Wait for the busy bit to equal ‘0’ (Read Receive Status register Ah) or wait for three SYSCLK
Cycles and then continue. This wait time can be utilized accessing other registers, just as long
as the Receive FIFO Data register is not read again during this time.
The following psuedo code shows the recommended procedure for accessing the receive message
FIFO.
PROCEDURE Message_Receive IS
VARIABLE dword_rd_cnt
VARIABLE msg_done
VARIABLE polled_rx_mode : BOOLEAN := false;
VARIABLE msg_lvl_loop
VARIABLE msgs_rd
BEGIN
: NATURAL := 0;
: BOOLEAN := false;
: NATURAL := 0;
: NATURAL := 0;
--
相关PDF资料
PDF描述
PM9311 Enhanced TT1TM Switch Fabric
PM9311-UC ENHANCED TT1⑩ SWITCH FABRIC
PM9312 Enhanced TT1TM Switch Fabric
PM9312-UC ENHANCED TT1⑩ SWITCH FABRIC
PM9313 Enhanced TT1TM Switch Fabric
相关代理商/技术参数
参数描述
PM87 制造商:FERROXCUBE 制造商全称:Ferroxcube International Holding B.V. 功能描述:PM cores
PM87/70-3C94 制造商:Yageo / Ferroxcube 功能描述:FERRITE CORE PM 3C94 制造商:Yageo / Ferroxcube 功能描述:FERRITE CORE, PM, 3C94, Core Size:PM87, Material Grade:3C94, Effective Magnetic Path Length:146mm, Ae Effective Cross Section Area:910mm2, Inductance Factor Al:15000nH, SVHC:No SVHC (20-Jun-2013), External Depth:70mm, External , RoHS Compliant: Yes
PM871 制造商:未知厂家 制造商全称:未知厂家 功能描述:Analog IC
PM872 制造商:ARTESYN 制造商全称:Artesyn Technologies 功能描述:Single and dual output 10 to 12 Watt Nominal input DC/DC converters
PM87-3C90 制造商:FERROXCUBE 制造商全称:Ferroxcube International Holding B.V. 功能描述:PM cores