参数资料
型号: PM8621-BIAP
厂商: PMC-SIERRA INC
元件分类: 数字传输电路
英文描述: NSE-8G⑩ Standard Product Data Sheet Preliminary
中文描述: ATM/SONET/SDH SUPPORT CIRCUIT, PBGA480
封装: 35 X 35 MM, 1.47 MM HEIGHT, UBGA-480
文件页数: 41/184页
文件大小: 1122K
代理商: PM8621-BIAP
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页当前第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页
NSE-8G Standard Product Data Sheet
Preliminary
Proprietary and Confidential to PMC-Sierra, Inc., and for its Customers’ Internal Use
Document ID: PMC-2010850, Issue 1
40
9
Functional Description
9.1
LVDS Overview
The LVDS family of cells allow the implementation of 777.6 Mbit/s LVDS links. A reference
clock of 77.76 MHz is required.
A generic LVDS link according to IEEE 1596.3-1996 is illustrated in Figure 7 below. The
transmitter drives a differential signal through a pair of 50
characteristic interconnects, such as
board traces, backplane traces, or short lengths of cable. The receiver presents a 100
differential termination impedance to terminate the lines. Included in the standard is sufficient
common-mode range for the receiver to accommodate as much as 925 mV of common-mode
ground difference.
Figure 8 Generic LVDS Link Block Diagram
Zo=50
Zo=50
100
V
op
V
on
V
ip
V
in
Transmitter
Interconnect
Receiver
Complete SERDES transceiver functionality is provided. Ten-bit parallel data is sampled by the
line rate divided-by-10 clock (77.76 MHz SYSCLK) and then serialized at the line rate on the
LVDS output pins by a 777.6 MHz clock synthesized from SYSCLK. Serial line rate LVDS data
is sampled and de-serialized to 10-bit parallel data. Parallel output transfers are synchronized to a
gated line rate divided-by-10 clock. The 10-bit data is passed to an 8B/10B decoding block. The
gating duty cycle is adjusted such that the throughput of the parallel interface equals the receive
input data rate (Line Rate +/- 100 ppm). It is expected that the clock source of the transmitter is
the same as the clock source of the receiver to ensure the data throughput at both ends of the link
are identical.
Data is guaranteed to contain sufficient transition density to allow reliable operation of the data
recovery units by 8B/10B block coding and decoding provided by the T8TE and R8TD blocks.
相关PDF资料
PDF描述
PM9311 Enhanced TT1TM Switch Fabric
PM9311-UC ENHANCED TT1⑩ SWITCH FABRIC
PM9312 Enhanced TT1TM Switch Fabric
PM9312-UC ENHANCED TT1⑩ SWITCH FABRIC
PM9313 Enhanced TT1TM Switch Fabric
相关代理商/技术参数
参数描述
PM87 制造商:FERROXCUBE 制造商全称:Ferroxcube International Holding B.V. 功能描述:PM cores
PM87/70-3C94 制造商:Yageo / Ferroxcube 功能描述:FERRITE CORE PM 3C94 制造商:Yageo / Ferroxcube 功能描述:FERRITE CORE, PM, 3C94, Core Size:PM87, Material Grade:3C94, Effective Magnetic Path Length:146mm, Ae Effective Cross Section Area:910mm2, Inductance Factor Al:15000nH, SVHC:No SVHC (20-Jun-2013), External Depth:70mm, External , RoHS Compliant: Yes
PM871 制造商:未知厂家 制造商全称:未知厂家 功能描述:Analog IC
PM872 制造商:ARTESYN 制造商全称:Artesyn Technologies 功能描述:Single and dual output 10 to 12 Watt Nominal input DC/DC converters
PM87-3C90 制造商:FERROXCUBE 制造商全称:Ferroxcube International Holding B.V. 功能描述:PM cores