参数资料
| 型号： | SC900841JVKR2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 46/192页 |
| 文件大小： | 0K |
| 描述： | IC POWER MGT 338-MAPBGA |
| 标准包装： | 2,000 |
| 应用： | PC，PDA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 338-TFBGA |
| 供应商设备封装： | 338-MAPBGA |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页
FUNCTIONAL DEVICE OPERATION
SYSTEM CONTROL INTERFACE
SIDEBAND SIGNALS
The following pins are included as part of the Sideband signals:
Table 12. Sidebands Pin Functionality
Pin Name
PMICINT
VRCOMP
RESETB
PWRGD
EXITSTBY
THRMTRIPB
VIDEN[1:0]
VID[6:0]
I/O
O
O
O
O
I
I
I
I
Pin Functionality
Active high PMIC Interrupt Output pin
Active high Voltage Regulator Complete signal
Active low hard reset for Platform controller hub
Active high Power Good Output signal
Active high Exit Standby signal
Active low Thermal Trip Assertion Input signal
Active high Input signals driven by the CPU, to indicate if the VID bus is addressing VCC or VNN.
Active high input signals driven by the CPU, to indicate the output voltage setting for the VCC and VNN rails.
PMCINT Pin
The PMICINT pin interrupts the Platform controller hub by
rising from low to high when an unmasked interrupt event
occurs. It is a level sensitive pin and it is cleared when the
Platform controller hub reads the Interrupt registers.
Reference Interrupt Controller for a more detailed
explanation of the Interrupt mechanism.
The PMICINT pin follows the DC Signaling specifications
in Table 3 with a reference of 1.8 V (VPMIC).
VRCOMP Pin
This is an active high voltage regulator complete signal. It
is asserted low by the PMIC when a SPI voltage regulation
request, or other write request has been decoded. The signal
is de-asserted on completion of the request (i.e. the rail is in
regulation). This signal is relevant to the SPI initiated writes
and EXITSTBY assertion.
SPI_CS#
The VRCOMP pin follows the DC Signaling specifications
in Table 3 with a reference of 1.8 V (VPMIC).
Figure 9 illustrates the Voltage Regulators register write
cycles and VRCOMP functionality. The rising edge on the
SPICSB pin indicates the end of the block of Voltage
Regulators configurations, at which point the VRCOMP pin is
driven low. As an address/data block is written, the PMIC can
start to ramp those rails (DC-DC, LDO, or switch). Once all of
the rails are in regulation, the PMIC drives the VRCOMP pin
high, indicating to the Platform controller hub that the voltage
regulator configuration request is completed, and the PMIC is
ready for subsequent transactions. The maximum number of
voltage regulator change packets (address/data
combinations) is 8. The voltage regulators should ramp at the
rate defined in the regulators tables. Due to the relatively long
turn-off time of the voltage regulators, the VRCOMP signal is
to be gated-off after a 500 ns minimum (30 ms max.) low
time.
SPI Bus
Idle
SPI Packet SPI Packet SPI Packet SPI Packet
Idle
VR Status
Existing Mode
VR Reconfigure
Idle
VR_COMP
4 - t VR_COMP
Figure 9. VRCOMP Functionality in a SPI Voltage Regulators Configuration
RESET Pin
This is an active low, hard reset for the Platform controller
hub. When this pin is asserted, the Platform controller hub
returns to its initial default state. This signal can be asserted
when a cold or warm reset is initiated, depending on the
settings in the CHIPCNTL register.
The RESET pin follows the DC Signaling specifications in
Table 3 with a VCC of 1.8 V (VPMIC)
900841
Analog Integrated Circuit Device Data
46
Freescale Semiconductor
相关PDF资料 |
PDF描述 |
|---|---|
| SC900AMLTRT | IC REG LDO ADJ .2A/.15A 20-MLPQ |
| SCCSP900842R2 | IC POWER MGT 36-WLCSP |
| SG1577ASY | IC REG CTRLR BST PWM VM 20-SOIC |
| SG1577DY | IC REG CTRLR BST PWM VM 20-DIP |
| SG3525ADW | IC REG CTRLR PWM VM 16-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SC900844JVK | 功能描述:PMIC 解决方案 PMUIC 5SW 14LDO 10BT ADC RoHS:否 制造商:Texas Instruments 安装风格:SMD/SMT 封装 / 箱体:QFN-24 封装:Reel |
| SC900844JVKR2 | 功能描述:PMIC 解决方案 PMUIC 5SW 14LDO 10BT ADC RoHS:否 制造商:Texas Instruments 安装风格:SMD/SMT 封装 / 箱体:QFN-24 封装:Reel |
| SC900A | 制造商:SEMTECH 制造商全称:Semtech Corporation 功能描述:Programmable Penta ULDO with RESET and I2C Interface |
| SC900A100 | 制造商:Schneider Electric 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR 制造商:Schneider-Telemacanique 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR 制造商:SCHNEIDER ELECTRIC 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR |
| SC900A100FS | 制造商:Schneider Electric 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR 制造商:Schneider-Telemacanique 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR 制造商:SCHNEIDER ELECTRIC 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR |
发布紧急采购，3分钟左右您将得到回复。