参数资料
| 型号： | SC900841JVKR2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 47/192页 |
| 文件大小： | 0K |
| 描述： | IC POWER MGT 338-MAPBGA |
| 标准包装： | 2,000 |
| 应用： | PC，PDA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 338-TFBGA |
| 供应商设备封装： | 338-MAPBGA |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页当前第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页
FUNCTIONAL DEVICE OPERATION
SYSTEM CONTROL INTERFACE
PWRGD Pin
This is a Power Good Output Signal from the 900841 to the
Platform controller hub. Assertion of PWRGD means that the
VCCPAOAC, VAON, and VPMIC rails have been valid for at
least 100 microseconds. The Platform Controller Hub will
remain off until this signal is asserted. This signal is only de-
asserted if VCCPAOAC, VAON, or VPMIC is out of
regulation, or a cold reset is initiated by the firmware.
The PWRGD pin follows the DC Signaling specifications in
Table 13. CHIPCNTL Register Structure and Bit
Description
Name Bits Description
CHIPCNTL (ADDR 0x 06 - R/W - Default Value: 0x00)
COLDRST 0 Cold Reset Function Enable
x0 = No Change
x1 = Pulse RESET and PWRGD Low
Table 3 with a reference of 1.8 V (VPMIC)
WARM and COLD RESET
The RESET and PWRGD signals have two functions
which are initiated through the register file. Together they
WARMRST
Reserved
1
7:2
Warm Reset Function Enable
x0 = No Change
x1 = Pulse RESET Low
Reserved
define a warm reset or cold reset to the Platform controller
hub. The sequencing shown in Figure 10 and is controlled
from the register CHIPCNTRL through bits WARMRST and
COLDRST. The pulse should be held low for 5s < t < 31s.|
Figure 10. Warm/Cold Reset Functionality
EXITSTBY Pin
When the EXITSTBY pin is asserted high, the 900841
exits the AOAC standby settings for regulating the platform
supplies. When asserted, the PMIC switches the voltage
regulators, as defined in the voltage regulator registers from
the CTL Bits to the AOACTL Bits. This is a low latency voltage
regulators context switch.
EXITSTBY pin follows the DC signaling specifications in
Table 3 with a reference of 1.05 V (VCCP)
AOAC Exit Standby
When the EXITSTBY signal is asserted high from the
Platform controller hub, the VRCOMP signal should be driven
low. On the rising edge of the EXITSTBY signal, the AOACTL
bits should be copied to the CTL bits in the different voltage
regulator control registers, unless Bit 5 is '0'. If Bit 5 is '0', then
the CTL bits are not modified. The VRCOMP signal is de-
asserted at this point. Next the rails defined in the new CTL
registers should be ramped up together or remain in the
same state, as if the AOACTL settings were the same as the
previous CTL setting. Once all of the rails are in regulation,
the VRCOMP signal should be driven high.
Figure 11 shows the timing diagram of the EXITSTBY
signal. There is a special case (Optimized Case) when the
EXITSTBY signal is asserted with the VCCP, VCCPDDR,
VCCA, and VCC180 rails. If some combination of these four
rails turn on with the assertion of the EXITSTBY signal, the
entire time for the re-configuration should take no longer than
900841
Analog Integrated Circuit Device Data
Freescale Semiconductor
47
相关PDF资料 |
PDF描述 |
|---|---|
| SC900AMLTRT | IC REG LDO ADJ .2A/.15A 20-MLPQ |
| SCCSP900842R2 | IC POWER MGT 36-WLCSP |
| SG1577ASY | IC REG CTRLR BST PWM VM 20-SOIC |
| SG1577DY | IC REG CTRLR BST PWM VM 20-DIP |
| SG3525ADW | IC REG CTRLR PWM VM 16-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SC900844JVK | 功能描述:PMIC 解决方案 PMUIC 5SW 14LDO 10BT ADC RoHS:否 制造商:Texas Instruments 安装风格:SMD/SMT 封装 / 箱体:QFN-24 封装:Reel |
| SC900844JVKR2 | 功能描述:PMIC 解决方案 PMUIC 5SW 14LDO 10BT ADC RoHS:否 制造商:Texas Instruments 安装风格:SMD/SMT 封装 / 箱体:QFN-24 封装:Reel |
| SC900A | 制造商:SEMTECH 制造商全称:Semtech Corporation 功能描述:Programmable Penta ULDO with RESET and I2C Interface |
| SC900A100 | 制造商:Schneider Electric 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR 制造商:Schneider-Telemacanique 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR 制造商:SCHNEIDER ELECTRIC 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR |
| SC900A100FS | 制造商:Schneider Electric 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR 制造商:Schneider-Telemacanique 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR 制造商:SCHNEIDER ELECTRIC 功能描述:SUPERPROX ULTRASONIC PROXIMITY SENSOR |
发布紧急采购，3分钟左右您将得到回复。