- 您现在的位置：买卖IC网 > PDF目录17091 > EK-V6-ML630-G-J (Xilinx Inc)VIRTEX-6 HXT FPGA ML630 EVAL KIT PDF资料下载
参数资料
| 型号： | EK-V6-ML630-G-J |
| 厂商： | Xilinx Inc |
| 文件页数： | 14/65页 |
| 文件大小： | 0K |
| 描述： | VIRTEX-6 HXT FPGA ML630 EVAL KIT |
| 标准包装： | 1 |
| 系列： | Virtex® 6 HXT |
| 类型： | FPGA |
| 适用于相关产品： | Virtex?-6 XC6VHX565T |
| 所含物品： | 板，线缆，软件和文档 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页当前第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页
Virtex-6 FPGA Data Sheet: DC and Switching Characteristics
Table 21: GTX Transceiver Reference Clock Switching Characteristics
Symbol
Description
Conditions
Min
All Speed Grades
Typ Max
Units
F GCLK
Reference clock frequency range
62.5
–
650
MHz
T RCLK
T FCLK
T DCREF
T LOCK
T PHASE
Reference clock rise time
Reference clock fall time
Reference clock duty cycle
Clock recovery frequency acquisition
time
Clock recovery phase acquisition time
20% – 80%
80% – 20%
Transceiver PLL only
Initial PLL lock
Lock to data after PLL has locked
to the reference clock
–
–
45
–
–
200
200
50
–
–
–
–
55
1
200
ps
ps
%
ms
μs
X-Ref Target - Figure 3
T RCLK
8 0 %
20 %
T FCLK
d s 152_05_042109
Figure 3: Reference Clock Timing Parameters
Table 22: GTX Transceiver User Clock Switching Characteristics (1)
Symbol
Description
Conditions
-3
Speed Grade
-2 -1
-1L
Units
F TXOUT
F RXREC
T RX
T RX2
T TX
T TX2
TXOUTCLK maximum frequency
RXRECCLK maximum frequency
RXUSRCLK maximum frequency
RXUSRCLK2 maximum frequency
TXUSRCLK maximum frequency
TXUSRCLK2 maximum frequency
Internal 20-bit data path
Internal 16-bit data path
Internal 20-bit data path
Internal 16-bit data path
1 byte interface
2 byte interface
4 byte interface
1 byte interface
2 byte interface
4 byte interface
330
412.5
330
412.5
412.5 (2)
376
406.25
206.25
412.5 (3)
376
406.25
206.25
330
412.5
330
412.5
412.5 (2)
376
406.25
206.25
412.5 (3)
376
406.25
206.25
250
312.5
250
312.5
312.5
312.5
312.5
156.25
312.5
312.5
312.5
156.25
250
250
250
250
250
250
250
125
250
250
250
125
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
Notes:
1.
2.
3.
Clocking must be implemented as described in UG366 : Virtex-6 FPGA GTX Transceivers User Guide .
406.25 MHz when the RX elastic buffer is bypassed.
406.25 MHz when the TX buffer is bypassed.
DS152 (v3.6) March 18, 2014
Product Specification
14
相关PDF资料 |
PDF描述 |
|---|---|
| C8051F020-TB | BOARD PROTOTYPING W/C8051F020 |
| SDR-T2 | SCOTCH CODE REFILL T2 |
| CK-V6-ML628-G-J | KIT VIRTEX-6 CHAR ML628 JAPAN |
| CK-V6-ML623-G | BOARD DEV V6 WITH TX |
| CK-V6-ML623-G-J | BOARD DEV V6 WITH TX |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EK-V6-ML631-G | 功能描述:VIRTEX-6 HXT FPGA ML631 EVAL KIT RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex® 6 HXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| EK-V6-ML631-G-J | 功能描述:VIRTEX-6 HXT FPGA ML631 EVAL KIT RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex® 6 HXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| EK-V7-VC707-CES-G | 功能描述:VIRTEX-7 VC707 EVAL KIT RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-7 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| EK-V7-VC707-CES-G-J | 功能描述:VIRTEX-7 VC707 EVAL KIT JAPAN RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-7 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| EK-V7-VC707-G | 制造商:Xilinx 功能描述:VIRTEX-7 FPGA VC707 EVALUATION KIT - Boxed Product (Development Kits) 制造商:Xilinx 功能描述:KIT EVAL VIRTEX7 VC707 制造商:Xilinx 功能描述:VIRTEX-7 VC707 FPGA EVAL KIT |
发布紧急采购，3分钟左右您将得到回复。